


JERNINDUSTRIENS FORLAG



Impulsteknik

1979

Opgaver

Jern- og Metalindustrien

Forord

I tilslutning til de ajourførte kursusplaner for elektronikmekaniklærlinges og EFG-elevs undervisning på teknisk skole blev lærebøgerne Elektronik-Apparatopbygning og Elektronik, der omfattede fem bind, udgivet i 1976 og 1977.

Lærebøgerne blev udarbejdet på Metalindustriens Læringsudvalgs foranledning af faglærere fra de tekniske skoler i samarbejde med Jernindustriens Forlag.

På grundlag af de erfaringer, der er gjort siden udgivelsen af 1. udgaverne, er der foretaget en omfattende revision af såvel instruktioner som øvelser og opgaver.

Endvidere har man fundet det hensigtsmæssigt at omneopdele lærebøgerne samt at undlade det apparatcentrerede materiale. Dette indebærer, at undervisningens modulopbygning kan ændres uden at ændre lærebøgerne, samt at bøgerne er uafhængig af apparatskift i undervisningen.

Lærebogsseriens 2. udgaver udgives derfor i følgende opdeling:

Elektronik – Apparatopbygning

LF og DC teknik

Impulsteknik

HF teknik

Elektronik – Appendiks

Denne lærebog – Impulsteknik – er opdelt i to bind, indeholdende henholdsvis instruktioner og opgaver.

Teoriinstruktionerne omfatter grundlæggende impulsteknik, multivibratorer og andre impulsgivere, talsystemer, logik, gatekredsløb, sekvenskredsløb, AD-DA konverter, servokredsløb og funktionsgenerator.

Teoriøvelserne omfatter teori og målinger, samt spørgsmål som eleverne besvarer skriftligt, og teoriopgaverne omfatter spørgsmålsblade, som besvares skriftligt af eleverne.

Bladene, der er perforeret og forsynet med huller, kan rives ud og indsættes i et ringbind, efterhånden som de anvendes.

Instruktions- og opgavenummereringen er placeret øverst på siderne.

Til brug ved undervisningen er lærebogen endvidere forsynet med fortløbende sidenummerering, der er placeret nederst på siderne.

Kursusplanen, der ligger til grund for undervisningen, rekvireres i Direktoratet for erhvervsuddannelserne.

Forlaget vil være taknemmelig for at modtage eventuelle forslag til ændringer og rettelser fra såvel lærere og elever som andre interesserede.

Metalindustriens Efteruddannelsesudvalg og forlaget vil gerne takke de tekniske skoler og faglærerne for værdifuld medvirken og vejledning ved udarbejdelsen af denne 2. udgave.


København, august 1979

JERNINDUSTRIENS FORLAG



Nr.	TEORIØVELSER	SIDE
1.	<u>Grundlæggende impulsteknik</u>	
1.1	RC led - Op- og afladning	1
1.2	Integration og differentiation	5
1.3	Diodebegrænser	7
1.4	Diodeclampere	11
1.5	Transistoren som switch	17
1.6	TRIAC-styring	21
2.	<u>Multivibratorer og andre impulsgivere</u>	
2.1	Astabil multivibrator - AMV	23
2.2	Monostabil multivibrator - MMV	29
2.3	Bistabil multivibrator - BMV	33
2.4	Schmitt-trigger - ST	37
2.5	Comperator - Analog	43
2.6	Relaxationsoscillator	45
2.7	Emitterkoblet AMV	47
2.8	Integreret astabil multivibrator - 8T14	49
2.9	Integreret monostabil multivibrator - SN74122	51
4.	<u>Logik</u>	
4.1	Gates - AND, OR, NAND, NOR, INV	53
4.2	Logikformer	57
5.	<u>Gatekredsløb</u>	
5.1	AND-OR-INV-gate	61
5.2	EX-OR-gate	63
5.3	Størrelsesdetektor - Parity-bitgenerator	65
5.4	Data selektor-multiplekser	67
5.5	BCD adder	71
6.	<u>Sekvenskredsløb</u>	
6.1	RS flip-flop	75
6.2	D flip-flop	81
6.3	JK flip-flop	85
6.4	Asynkrontæller	91
6.5	Synkrontæller	97
6.6	Skifteregister	103
6.7	Ringtæller	105
6.8	RAM	107
7.	<u>AD-DA konverter</u>	
7.1	Digital/analog-konverter	111
7.2	Digitalvoltmeter - A/D-konverter	113

Nr.	TEORIOPGAVER	SIDE
1.	<u>Grundlæggende impulsteknik</u>	
1.1	Impulsdefinitioner	115
1.2	RC led - Op- og afladning	117
1.3	Integration og differentiation	119
1.4	Diodebegrænser og klipper	123
1.5	Clamperkredsløb	125
1.6	Tyristorer - 4-lags-halvledere	127
1.7	Optoelektriske transducere	131
1.8	Integreret kredsløb	133
1.9	Kredsløbsfamilier	135
1.10	Fejlsøgningsinstrumenter	137
2.	<u>Multivibratorer og andre impulsgivere</u>	
2.1	Astabil multivibrator	139
2.2	Monostabil multivibrator	143
2.3	Bistabil multivibrator	147
2.4	Schmitt-trigger	149
2.5	Unijunction transistoren	151
2.6	Emitterkoblet astabil multivibrator	155
2.7	Multivibratorer med tunneldioder	157
2.8	Multivibratorer med integrerede kredsløb	159
2.9	Analog comperator	161
3.	<u>Talsystemer</u>	
3.1	Binært talsystem	163
3.2	Regning med binære tal - Maskinaritmetik	165
3.3	Koder	167
4.	<u>Logik</u>	
4.1	Gates	169
4.2	Logikformer	171
4.3	Boole's algebra	173
5.	<u>Gatekredsløb</u>	
5.1	Specielle AND-OR funktioner	179
5.2	Exclusive OR-gate	181
5.3	Dekoder	183
5.4	Størrelsesdetektor	191
5.5	Paritetskontrol	193
5.6	Multiplekser	195
5.7	Hazard i gatekredsløb	199
5.8	Additions- og subtraktionskredsløb	201
6.	<u>Sekvenskredsløb</u>	
6.1	Flip-flop's	209
6.2	Tæller- og delerkredsløb	221
6.3	Skifteregistre	233
6.4	Hukommelser - Memories	237



Nr.	TEORIOPGAVER	SIDE
7.	<u>AD-DA konverter</u>	
7.1	Digital/analog konvertere - DAC	243
7.2	Analog/digital konvertere - ADC	245
7.3	Digitalvoltmeter - DVM	251
8.	<u>Servokredsløb</u>	
8.1	Servokredsløb	253
9.	<u>Funktionsgenerator</u>	
9.1	Funktionsgenerator	257



DISPOSITION

1. Tidskonstant
2. Spændingsforløbet over modstanden ved opladning
3. Spændingsforløbet over modstanden ved afladning
4. Spændingsforløbet over kondensatoren ved op- og afladning
5. Standardkurve og formel
6. Eksempel
7. Koordinatsystem

UDSTYR

Elektrovoltmeter $R_i = 10 \text{ M}\Omega$, spændingsforsyning

MATERIALE

3 stk. kondensator $1,5 \text{ }\mu\text{F}$

1. TIDSKONSTANT1.1 Definition

- et RC leds tidskonstant τ er produktet af $R \cdot C$ indsat i grundenhederne ohm og farad, og opgives i sekunder


$$\tau = R \cdot C$$

1.2 Beregn τ

Eksempler:

- a. for $R = 12 \text{ k}\Omega$ og $C = 47 \text{ nF}$
 $\tau =$ _____
- b. for $R = 1 \text{ k}\Omega$ og $C = 120 \text{ pF}$
 $\tau =$ _____
- c. for $R = 10 \text{ M}\Omega$ og $C = 4,5 \text{ }\mu\text{F}$
 $\tau =$ _____

2. SPÆNDINGSFORLØBET OVER MODSTANDEN VED OPLAD- NING

2.1 Opbyg opstillingen2.2 Beregn τ

$$\tau =$$


2.3 Optag kurven $U_{Rop} = f(t)$

- indtegn målingerne i koordinatsystemet pkt. 7
- optag med 10 s mellem hver aflæsning
- den optagne kurve viser ladestrømmen til kondensatoren
- strømmens størrelse kan findes ved hjælp af ohm's lov

3. SPÆNDINGSFORLØBET OVER MODSTANDEN VED AFLAD- NING

3.1 Oplad kondensatorerne til 10 V

- læg kondensatorerne parallelt over spændingsforsyningen

3.2 Opbyg opstillingen3.3 Optag kurven $U_{Raf} = f(t)$

- indtegn i koordinatsystemet pkt. 7

3.4 Beskriv, hvorfor U_R skifter polaritet ved afladning i forhold til opladning

4. SPÆNDINGSFORLØBET OVER KONDENSATOREN VED OP- OG AFLADNING

4.1 Tegn kurven $U_{COP} = f(t)$ i koordinatsystemet pkt. 7

- idet $U_{COP} = 10 - U_R$

4.2 Tegn $U_{CAF} = f(t)$ i koordinatsystemet pkt. 7

4.3 Beskriv, efter hvilken funktion $U_{COP} = f(t)$ forløber

4.4 Beregn spændingsforløbet over kondensatoren ved opladning

U_C ved tiden $\tau = 63\%$ af $10 \text{ V} =$

_____ V

U_C ved tiden $2\tau =$

$6,3 + 63\%$ af $(10 - 6,3) =$ _____ V

U_C ved tiden $3\tau =$ _____ V

U_C ved tiden $4\tau =$ _____ V

U_C ved tiden $5\tau =$ _____ V

- tegn de beregnede punkter ind i koordinatsystem pkt. 7

4.5 Efter hvilken funktion forløber $U_{CAF} = f(t)$?

4.6 Beregn spændingsforløbet over kondensatoren ved afladning

U_C ved tiden $\tau = 37\%$ af $10 \text{ V} =$

_____ V

U_C ved tiden $2\tau =$ _____ V

U_C ved tiden $3\tau =$ _____ V


U_C ved tiden $4\tau =$ _____ V


U_C ved tiden $5\tau =$ _____ V

- tegn de beregnede punkter ind i koordinatsystem pkt. 7

5. STANDARDKURVE OG FORMEL

5.1 Til brug ved opgaveløsning m.m. anvendes op- og afladningskurver for RC og RL led m.m.





5.2 Til brug for opgaveløsning ved hjælp af elektronregnere kunne det være nyttigt at kende den formel, som ligger til grund for opladningskurven

$$U_C = U \left(1 - e^{-\frac{t}{RC}} \right)$$

U : Ladespændingen

e : Eulerske tal 2,71828.....

t : Tiden i sekunder

R : Modstanden i ohm

C : Kondensatoren i farad

U_C : Spændingen over kondensatoren ved tiden t

6. EKSEMPEL



6.1 Beregn, hvor meget en kondensator på $0,75 \mu\text{F}$ vil være ladet op til, når den sidder i serie med $10 \text{ M}\Omega$ efter 15 s, 30 s og 80 s - ladespændingen er 7,5 V


U_C 15 s : _____

30 s : _____

80 s : _____

6.2 Afprøv, om det stemmer i praksis

7. KOORDINATSYSTEM

DISPOSITION

1. Integration
2. Differentiation

UDSTYR


Firkantgenerator, oscilloskop

MATERIALE

- 1 stk. kondensator $0,1 \mu\text{F}$
- 1 stk. modstand $1 \text{ k}\Omega$
- 1 stk. modstand $10 \text{ k}\Omega$
- 1 stk. modstand $100 \text{ k}\Omega$

1. INTEGRATION


1.1 Måleopstilling

1.2 Beregn τ


$$\tau =$$

1.3 Beregn impulstiden


$$t_p =$$

1.4 Mål U_1 og U_2 1.5 Udskift R med en $10 \text{ k}\Omega$'s modstand1.6 Beregn τ

$$\tau =$$

1.7 Mål U_1 og U_2 1.8 Udskift R med $100 \text{ k}\Omega$'s modstand1.9 Beregn τ


$$\tau = 10 \text{ ms}$$

1.10 Mål U_1 og U_2 1.11 Angiv, hvilken af de tre τ der giver den bedste integration?



2. DIFFERENTIATION


2.1 Måleopstilling



2.2 Angiv τ

 $\tau =$

2.3 Mål U_1 og U_2




2.4 Udskift R med 10 kΩ

2.5 Angiv τ

 $\tau =$

2.6 Mål U_1 og U_2




2.7 Udskift R med 1 kΩ

2.8 Angiv τ

 $\tau =$

2.9 Mål U_1 og U_2



2.10 Skriv, hvilken τ der giver den bedste differentiering

2.11 Ændrer firkantgeneratorens frekvens, indtil der lige netop forekommer en tilfredsstillende differentiering

2.12 Beregn forholdet mellem τ og impulstiden

$$\frac{t_p}{\tau} =$$

DISPOSITION

1. Paralleldiodebegrænser
2. Seriediodebegrænser

UDSTYR



Oscilloskop, tonegenerator, stabiliseret spændingsforsyning

MATERIALE

- 2 stk. diode 1N 4148
 1 stk. modstand $10\text{ k}\Omega$
 1 stk. modstand $1\text{ k}\Omega$
 1 stk. modstand 100Ω

1. PARALLELDIODEBEGRÆNSER

1.1 Opbyg kredsløb



1.2 Tegn oscilloskopbilledet
- angiv U_{p+} og U_{p-} 1.3 Varier forspændingen til dioden
- betragt samtidigt oscilloskopet


1.4 Afkryds, hvad der sker, når forspændingen gøres større

Der klippes mere af sinusspændingen ☐

Der klippes mindre af sinusspændingen ☐

1.5 Opbyg kredsløb

1.6 Tegn oscilloskopbilledet
- angiv U_{p+} og U_{p-} 1.7 Varier forspændingen til dioden
- betragt samtidigt oscilloskopet



1.8 Afkryds, hvad der sker, når forspændingen gøres større

Der klippes mere af sinusspændingen ☐

Der klippes mindre af sinusspændingen ☐

1.9 Tegn kredsløbet, der begrænser som vist






DIAGRAM:

1.11 Tegn oscilloskopbilledet
- angiv U_{p+} og U_{p-}




2. SERIEDIODEBEGRÆNSER


2.1 Opbyg kredsløb



2.2 Tegn oscilloskopbilledet
- angiv U_{p+} og U_{p-}




1.10 Opbyg kredsløb




2.3 Varier forspændingen til dioden
- betragt samtidigt oscilloskopet



2.4 Opbyg kredsløb





- tegn kurveformen
- angiv U_{p+} og U_{p-}






2.5 Tegn oscilloskopbilledet

- angiv u_{p+} og u_{p-}

2.8 Hvorledes ser u_o ud for viste kredsløb?

- tegn kurveformen
- angiv u_{p+} og u_{p-}

2.6 Varier forspændingen til dioden
- betragt samtidigt oscilloskopet2.7 Hvorledes ser U_o ud for viste kredsløb?2.9 Opbyg opstillingerne i pkt. 2.7 og 2.8
- kontroller kurverne

DISPOSITION

1. Clampingkredsløb
2. Clampere med forspænding

UDSTYR


Oscilloskop, sinus/firkantgenerator, universalpanel, stabiliseret spændingsforsyning

MATERIALE


- 1 stk. diode 1N 4148
- 1 stk. kondensator $1,5 \mu\text{F}$
- 1 stk. modstand $1 \text{ k}\Omega$
- 1 stk. modstand $10 \text{ k}\Omega$
- 1 stk. modstand $100 \text{ k}\Omega$

1. CLAMPINGKREDSLØB

- 1.1 Opbyg viste negative clamber
 - juster oscilloskopprobe inden tilslutning



- 1.2 Tegn kurven på udgangen
 - angiv 0 linie, $+U_p$ og $-U_p$ på tegningen



- 1.3 Afkryds, om generatorspændingen er symmetrisk omkring 0 V

Ja ☐Nej ☐

- 1.4 Afkryds, om clamberens U_o er symmetrisk omkring 0 V

Ja ☐Nej ☐


- 1.5 Prøv at ændre generatorspændingens amplitude, betragt samtidig oscilloskopbilledet
 - hvad sker der?

- 1.6 Skriv, til hvilket niveau spændingen er clamped

_____ V






- 1.7 Skift R_L til $1\text{ k}\Omega$ $U_G = 4\text{ V}_{pp}$
- tegn oscilloskopbilledet
 - angiv 0 V DC



- 1.8 Beskriv, hvad der deformerer kurveformer

- 1.9 Skift R_L til $100\text{ k}\Omega$
- skift U_G fra sinus til firkantspænding $U_G = 4\text{ V}_{pp}$

- 1.10 Tegn oscilloskopbilledet
- ved 100 Hz, 1 kHz og 10 kHz








1.11 Skift R_L til $1\text{ k}\Omega$

$$U_G = 4\text{ V}_{pp}/\text{firkant}$$



1.12 Tegn oscilloskopbilledet

- ved 100 Hz, 1 kHz og 10 kHz





1.13 Clamper


- når clamperen arbejder uden belastning, oplades kondensatoren C til generatorens spidsværdi





- spændingen over C er da en konstant DC, som ikke kan aflades, fordi dioden vil spærre for en strøm i modsat retning
- når clamperen belastes, kan spændingen over C aflades igennem belastningsmodstanden



- kurvens udseende afhænger af belastning og impulsbredde




- 1.14 Find maksimum impulsbredde til viste kredsløb
- når amplituden højst må ændres 10% på grund af belastningen




maks. impulsbredde = _____ μs

- 1.15 Opbyg viste kredsløb



- 1.16 Tegn udgangsspændingen
- med $U_G = 4 V_{pp}/1 kHz$
 - angiv 0 V DC




- 1.17 Afkryds, om udgangssignalet forskydes i positiv eller negativ retning

Positiv ☐
Negativ ☐

- 1.18 Hvad hedder kredsløbet i pkt. 1.15, når kredsløbet i pkt. 1.1 kaldes en negativ clamper


2. CLAMPERE MED FORSPÆNDING

- 2.1 Opbyg kredsløb






2.2 Tegn oscilloskopbilledet
- angiv nullinie



2.6 Tegn diagrammet af positiv clamper, der clamber spændingen til +1 V




2.3 Skriv, hvor stor en DC spænding kondensatoren er opladet til

_____ V

DIAGRAM:


2.4 Hvad sker der, hvis polariteten på forspændingen ændres?

2.5 Tegn oscilloskopbilledet
- angiv nullinie



2.7 Afprøv diagrammet

2.8 Vend forspændingen om
- tegn oscilloskopbilledet



DISPOSITION


1. Måleopstilling med AC127
2. Måling på BSX20

UDSTYR



Måleopstilling, oscilloskop, sinus/firkantgenerator

MATERIALE

1 stk. kondensator 2,2 nF

1. MÅLEOPSTILLING MED AC127

- imellem generator og impulsforstærker er indsat en clamper
- clamperen har til opgave at ændre den spændingssymmetriske udgang på generatoren til en asymmetrisk udgang



- 1.1 Forbind måleopstillingen
 - juster potentiometer til clamping ved 0 V
 - juster generator, således at transistoren netop lige er i mætning, dvs. ingen ændring af U_{CE} ved forøget U_{in}
 - generatorfrekvensen sættes til 200 Hz

- 1.2 Mål u_o og U_{CC} med oscilloskop

$$u_{oss} = \underline{\hspace{2cm}}$$



$$U_{CC} = \underline{\hspace{2cm}}$$

- sammenlign u_o med U_{CC}

- 1.3 Mål restspændingen over transistoren, når den er i mætning

$$U_{CE} = \underline{\hspace{2cm}}$$

- 1.4 Tegn oscilloskopbilledet ved 200 Hz og 2 kHz
 - juster proben inden måling
 - tegn U_{in} og U_o






1.5 Beskriv, hvad årsagen er til den ændrede kurvefacon på u_o -kurverne i pkt. 1.4


1.6 Firkantimpulsens tider i switch-transistoren

- tegningen viser en typisk firkantimpuls med afrundede for- og bagflanker



- på grund af de afrundede flanker er det vanskeligt at fastlægge, hvor lang tid det tager spændingen at gå fra min.- til maks.-værdien eller omvendt

- derfor foretages en måling af disse tider altid ud fra fastlagte målenormer, der tager sit udgangspunkt i, at der altid måles mellem 10% og 90% af maks. pp-værdien, se skitsen



t_d = Delay time

t_r = Risetime (stigetid)

t_s = Storage time

t_f = Fall time (faldetid)

V_i = Indgangsspænding

V_A = Udgangsspænding

1.7 Mål på AC127

$$t_{on} = t_d + t_r = \underline{\hspace{2cm}}$$

$$t_{off} = t_s + t_f = \underline{\hspace{2cm}}$$




1.8 Speed-up kondensator

- stigetiden på transistoren kan gøres mindre ved at tilføre basis en kraftig styrestrøm

$$I_B \gg \frac{I_C}{h_{FE}}$$

- derimod kræver en kort faldetid, at I_B er så lav som muligt
- for at tilgodese disse to modstridende krav med hensyn til korte stige- og faldetider, indføres ofte en speed-up kondensator, C



- når transistoren påtrykkes en positiv spænding, vil kondensatoren i starten virke som en kortslutning og en kraftig styrestrøm vil flyde til basis, hvorved stigetiden gøres kortere
- når kondensatoren er opladet, bestemmes basisstrømmen udelukkende af R. Denne må vælges således, at basisstrømmen netop kan holde transistoren ON
- når generatoren går til 0, aflades C igennem R med en spændingspolaritet, der vil reverse-re U_{BE} og dermed formindske faldetiden

1.9 Forbind en speed-up kondensator på 100 pF over de 100 kΩ

1.10 Mål

$$t_{on} = \underline{\hspace{2cm}}$$

$$t_{off} = \underline{\hspace{2cm}}$$

2. MÅLING PÅ BSX20

2.1 BSX20

- er specielt fremstillet til switch-koblinger og er i modsætning til LF transistoren AC127 meget hurtig

2.2 Stigetid

- når der måles meget hurtige stigetider, kan stigetiden på generator og oscilloskop få indflydelse på målingen
- transistorens stigetid kan beregnes efter:

$$t_r = \sqrt{[t_r(\text{målt})]^2 - [t_r(\text{gen})]^2 - [t_r(\text{scop})]^2}$$

2.3 Eksempel

- t_r aflæst på oscilloskop - 40 ns
- t_r opgivet for generator - 33 ns
- t_r opgivet for oscilloskop - 22 ns
- find stigetiden for transistoren

$$t_r = (\sqrt{40^2 - 33^2 - 22^2}) \text{ ns} = 5,2 \text{ ns}$$

2.4 Forsøg at måle på BSX20

$$t_{on} = \underline{\hspace{2cm}}$$

$$t_{off} = \underline{\hspace{2cm}}$$

DISPOSITION



1. Måling på light dimmer

UDSTYR


Light dimmer, oscilloskop, skilletransformator, arbejdslampe

1. MÅLING PÅ LIGHT DIMMER

1.1 Diagram og printtegning



1.2 Tilslut opstilling som vist


HUSK SKILLETRANSFORMATOR

1.3 Tilslut oscilloskop

- ch1 tværs over TRIAC'en
- ch2 over C_3

1.4 Drej reguleringen til venstre yderstilling
- uden at slukke light dimmer


1.5 Tegn oscilloskopbilledet



- mærk kurverne U_C og U_{Tr}
- hvor lang tid trækker TRIAC'en strøm?


1.6 Drej reguleringen til midterstilling
- mekanisk

1.7 Tegn oscilloskopbilledet



- hvor lang tid trækker TRIAC'en strøm?


1.9 Tegn oscilloskopbilledet



- hvor lang tid trækker TRIAC'en strøm?

1.10 Beskriv kredsløbets virkemåde

[illegible]




DISPOSITION

1. Dimensionering af AMV
2. Måling af tider på AMV
3. Kurveformer på AMV
4. Forbedring af stigetiden
5. AMV med variabel periodetid
6. Synkronisering af AMV

UDSTYR

2 stk. reguleret spændingsforsyning,
oscilloskop, firkantgenerator, målepanel

MÅLEPANEL



1.2 Kollektormodstande

- kollektormodstandens størrelse bestemmes af forsyningsspændingen, og af hvor stor kollektorstrøm man ønsker, når den pågældende transistor er ON

$$R_{C1} = \frac{U_{CC}}{I_{C1}}$$

$$R_{C2} = \frac{U_{CC}}{I_{C2}}$$

- ofte vælges $R_{C1} = R_{C2}$

dersom:

$$U_{CC} = +6 \text{ V}$$

og

$$I_C = 1,25 \text{ mA}$$

fås:


$$R_{C1} = R_{C2} = \frac{6}{1,25} \text{ k}\Omega \sim$$

$$4,7 \text{ k}\Omega$$

1. DIMENSIONERING AF AMV

1.1 Dimensionering

- til den astabile multivibrator anvendes standardopbygningen





1.3 Basismodstande

- basismodstandens størrelse bestemmes af den basisstrøm, der er nødvendig for at holde transistoren ON

$$I_B = \frac{I_C}{h_{FE}} = \frac{U_{CC}}{R_C \cdot h_{FE}} \text{ (min)}$$

$$R_B = \frac{U_{CC} - U_{BE}}{I_B} \sim$$

$$R_C \cdot h_{FE} \text{ (min)}$$

- for at være sikker på, at transistoren går ON, reduceres den beregnede størrelse med 0,7 gange, altså:

$$R_B \leq 0,7 \cdot R_C \cdot h_{FE} \text{ (min)}$$

- i datablad over BC109B findes:

$$h_{FE} \text{ typ} = 300$$

$$h_{FE} \text{ min} = 100$$

- find $R_{B1} = R_{B2}$


$$R_{B1} = R_{B2} = \underline{\hspace{2cm}}$$

1.4 Koblingskondensator

- koblingskondensatorenes størrelse bestemmes af basismodstandenes størrelse, periodetiden T , samt af duty-faktoren d
- hvis der ønskes en impuls-repitionsfrekvens på 1 kHz, bliver periodetiden:

$$T = \frac{1}{\text{PRF}} = 1 \text{ ms}$$

- med en duty-faktor på 0,25 bliver t_1 og t_2 :



$$t_1 = T \cdot d = 1 \text{ ms} \cdot 0,25 = 250 \text{ } \mu\text{s}$$

$$t_2 = T - t_1 = 1 \text{ ms} - 250 \text{ } \mu\text{s} = 750 \text{ } \mu\text{s}$$

- sammenhængen mellem tidskonstanterne og t_1 og t_2 er:

$$t_1 = 0,7 \cdot \tau = 0,7 \cdot R_{B2} \cdot C_1$$

$$t_2 = 0,7 \cdot \tau = 0,7 \cdot R_{B1} \cdot C_2$$

- heraf fås:

$$C_1 = \frac{t_1}{0,7 \cdot R_{B2}}$$

$$C_2 = \frac{t_2}{0,7 \cdot R_{B1}}$$

- find C_1 og C_2

$$C_1 = \underline{\hspace{2cm}} = \underline{\hspace{2cm}}$$

$$C_2 = \underline{\hspace{2cm}} = \underline{\hspace{2cm}}$$

- ud fra de beregnede værdier vælges nærmeste standardstørrelse:


$$C_1 = \underline{\hspace{2cm}}$$

$$C_2 = \underline{\hspace{2cm}}$$



1.5 Beregning af stigetid

- under omskiftning fra ON til OFF ændres kollektorspændingen fra 0 til $+U_{CC}$
- den hastighed, omskiftningen sker med, afhænger af, hvor hurtigt kondensatoren ved kollektoren kan oplades



$$t_r = 2,2 \cdot \tau$$

$$t_r = 2,2 \cdot R_{C_2} \cdot C_2$$


- find stigetiden

$$t_r = \quad = \quad$$

2.2 Forbind opstillingen

2.3 Juster probe inden måling

2.4 Tegn oscilloskopbilledet



2.5 Mål

$$t_1 = \quad$$

$$t_2 = \quad$$

$$t_r = \quad$$

$$d = \quad$$


$$f = \quad$$

- passer de målte værdier med de beregnede?

Ja ☐Nej ☐

2. MÅLING AF TIDER PÅ AMV

2.1 Påfør diagrammet de beregnede værdier

2.6 Mål DC spændingen på kredsløbet med et elektrovoltmeter
- indsæt værdierne i diagrammet

2.7 Beskriv, hvorfor spændingerne på de to transistorer ikke er ens







3. KURVEFORMER PÅ AMV

- 3.1 Tilslut et oscilloskop til de anførte målepunkter og indtegn signalerne med angivelse af nullinie
- signalet til trigning af oscilloskopet tages fra T_2 - kollektor og tilføres Y_2 kanalen (stilling Y_2 trigg.), hvorefter målingerne foretages med Y_1 kanalen
 - i impulsskemaet skal inddelingen være:

$$Y = 1 \text{ V/div.}$$


$$X = 200 \text{ } \mu\text{s/div.}$$

 T_1 basis T_1 kollektor T_2 basis T_2 kollektor

4. FORBEDRING AF STIGETIDEN

4.1 Forbedring af stigetiden

- hertil kan anvendes den viste kobling med RC_2 opdelt i to modstande samt en diode
- med den normale opbygning vil forflanken på udgangssignalet være krum, da kondensatoren ikke er i stand til øjeblikkelig at ændre ladning, men ved indskydelse af dioden opnås, at denne vil spærre, når spændingen på katoden er mere positiv end på anoden, hvilket indtræder på et meget tidligt tidspunkt



4.2 Opbyg kredsløbet

- som vist på diagram
- mål den nye stigetid


$$t_r = \underline{\hspace{2cm}}$$



5. AMV MED VARIABEL PERIODETID

5.1 Forbind opstillingen


- med U forbundet til en ekstra spændingsforsyning, der som udgangspunkt indstilles til 6 V



5.2 Virkemåde


- ved at ændre U fås en ændring af frekvensen, idet kondensatorerne lader mod U
- ved U større end U_{CC} fås en forøgelse af frekvensen
- ved U mindre end U_{CC} fås en formindskelse af frekvensen
- frekvensændringen er tilmærkesvis ligefrem proportional med spændingsændringen

5.3 Optag kurven $f = f(U)$



6. SYNKRONISERING AF AMV

6.1 Opbyg kredsløbet



6.7 Afkryds, om de to "generatorer" er synkroniserede

Ja ☐

Nej ☐

6.8 Afkryds, om synkronfrekvensen skal være højere eller lavere end den frekvens, AMV svinger på fritløbende, når AMV'en skal synkroniseres

Højere ☐

Lavere ☐

6.2 Mål periodetiden uden generatoren tilsluttet

$T =$ _____

6.3 Beregn PRF


PRF = _____

6.4 Tilslut generatoren med 3 V_{pp} og en frekvens, der er 10% højere end PRF i pkt. 6.3

6.5 Mål periodetiden med generatoren tilsluttet

$T =$ _____

6.6 Beskriv, hvorfor der er forskel på T i pkt. 6.2 og 6.5

DISPOSITION



1. Måleopstilling
2. Måling af kurveform og tider på MMV

UDSTYR

Spændingsforsyning, oscilloskop, fir-kantgenerator, målepanel

MATERIALE

1 stk. kondensator 47 pF

MÅLEPANEL1. MÅLEOPSTILLING

1.1 Opbyg kredsløbet

- tilslut generatoren
- $U_G = 3 \text{ V}_{pp}/1 \text{ kHz}$


2. MÅLING AF KURVEFORM OGTIDER PÅ MMV

2.1 Tegn oscilloskopbilledet

- juster probe inden måling
- trig fra generator

Indgangssignal


1 V/div.



200 μs/div.

UBT₁


1 V/div.



200 μs/div.

UBT₂


1 V/div.




200 μs/div.

Udgangssignal

1 V/div.



200 μs/div.



2.2 Angiv impulstiden på udgangssignalet

$t =$ _____

2.3 Varier triggersignalet's frekvens

- hvad er den mindste periodetid, der kan anvendes, når impulstiden pkt. 2.2 skal bibeholdes

$t =$ _____

- hvad er den længste periodetid, der kan anvendes?

$t =$ _____

2.4 Begrund målingerne i pkt. 2.3

2.5 Indstil triggerfrekvensen til 1 kHz

- formindsk triggerspændingen

2.6 Skriv værdien for den mindste triggerspænding

$U =$ _____ V_{pp}

2.7 Flyt triggersignalet til basis af T_2 samtidig med, at dioden vendes

2.8 Mål den mindste triggerspænding, der kan anvendes

$U =$ _____ V_{pp}


2.9 Beskriv, hvorfor værdierne i pkt. 2.6 og 2.8 ikke er ens

2.10 Mål stige- og faldetid på kollektoren af T_2

Stigetid = _____

Faldetid = _____

2.11 Monter en speed-up kondensator på 47 pF som vist



2.12 Mål ny stige- og faldetid

Stigetid = _____

Faldetid = _____

2.13 Sammenlign pkt. 2.10 og 2.12
- hvad ændrede sig mest?

Stigetid ☐

Faldetid ☐



JERNINDUSTRIENS FORLAG

Monostabil multivibrator

MMV

Teoriøvelse 2.2

Udgave
7903

Side af sider
3 3

2.14 Begrund pkt. 2.13




DISPOSITION

1. Bistabil multivibrator
2. Trigning
3. RS flip-flop
4. T flip-flop

UDSTYR


Spændingsforsyning, oscilloskop, firkantgenerator, målepanel RS-FF, målepanel T-FF

MÅLEPANEL RS-FF



1. BISTABIL MULTIVIBRATOR

1.1 Måleopstilling



1.2 Tilslut opstillingen

- uden indgangssignal
- kortslut basis på T_1 kortvarigt til stel
- mål DC spændingerne på opstillingen og påfør dem diagrammet

1.3 Tilfør indgangen et firkantsignal på 1 kHz


- juster generatorsignal til, der opnås sikker trigning

1.4 Skriv, hvor stort et triggersignal der er nødvendigt


$$U = \text{_____} V_{pp}$$

1.5 Tegn oscilloskopbilledet af indgangssignal og udgangssignal, tidsmæssigt overensstemmende

U_{in}



U_o



2. TRIGNING

2.1 Kant -, niveautrigning

- triggersignalet bruges til at fremkalde et skift fra den ene stilling til den anden
- triggersignalet kan være en impuls, hvor den bistabile skifter på forkant eller bagkant af impulsen. Dette kaldes kanttrigning
- trigning kan også ske ved at påføre den bistabile et fast DC niveau. Dette kaldes niveautrigning




2.2 Symmetrisk- og asymmetrisk trigning

- den bistabile multivibrator kan triggas asymmetrisk eller symmetrisk
- ved asymmetrisk trigning tilføres triggeren til den ene transistor, som i pkt. 1.1
- hvis T_1 er OFF, og der tilføres en positiv impuls, skifter den bistabile, og T_1 går ON
- yderligere positive impulser til T_1 er virkningsløse
- for at skifte den bistabile endnu engang, skal der enten tilføres en positiv impuls til T_2 eller en negativ til T_1
- ved symmetrisk trigning anvendes triggerimpuls med samme polaritet
- den bistabile bringes til at skifte ved skiftevis at tilføre en impuls til basen på T_1 og T_2

3. RS FLIP-FLOP

3.1 Måleopstilling



- indgangene kaldes Set, S og Reset, R
- udgangene kaldes Q og \bar{Q} , \bar{Q} = ikke Q, idet spændingerne på de to kollektorer er forskellige

3.2 Udfyld skemaet

Spænding på Q inden R og S tilsluttes	Spænding på R S		Spænding på Q og \bar{Q} , efter tilslutning af $\frac{R}{Q}$ og $\frac{S}{Q}$	
0 V	0 V	0 V		
0 V	0 V	6 V		
0 V	6 V	0 V		
0 V	6 V	6 V		
6 V	0 V	0 V		
6 V	0 V	6 V		
6 V	6 V	0 V		
6 V	6 V	6 V		




3.3 Afkryds, om der er nogen kombination af inputsignaler, der giver samme spænding på Q og \bar{Q}

Ja ☐Nej ☐

Hvis ja, hvilken:

- en kombination af indgangssignaler, der giver samme spænding på Q og \bar{Q} , kaldes en forbudt indgangskombination. Q og \bar{Q} må ikke antage samme værdi i et logisk kredsløb

3.4 Symbol for RS-FF




3.5 Skifteregul

- påtrykkes S 6 V og R 0 V, går Q på 6 V, uanset hvad Q stod på før
- påtrykkes S 0 V og R 6 V, går Q på 0 V, uanset hvad Q stod på før
- påtrykkes S 0 V og R 0 V, skifter kredsløbet ikke, uanset hvad Q stod på før

3.6 Kontroller skiftereglerne med skemaet i pkt. 3.2

4. T FLIP-FLOP

4.1 Måleopstilling



- T flip-flop'en har symmetrisk trigning og kan anvendes som binær deler
- benyttes som sådan i stor udstrækning i f.eks. databehandlingsanlæg, hvor den indgår i binære tæller- eller delerkæder

4.2 Triggerkredsløbet

- for at skifte triggerimpulsen fra den ene basis til den anden er den bistabile MV udstyret med et triggerkredsløb
- triggerkredsløbet kan da f.eks. være udformet som vist i pkt. 4.1
- antag, at Q_1 er ON og Q_2 derfor OFF
- på højre side af C_2 vil der derfor være et positivt potentiale, medens der på venstre side af C_1 vil være nærmere 0 V
- en negativ gående triggerimpuls på indgangen vil forårsage en negativ impuls på basis af Q_1 , der vil gå OFF, og den normale bistabile virkning vil bringe Q_2 ON
- potentialerne på kondensatorerne vil nu blive modsat, således at den næste negative impuls slår Q_2 OFF, og kredsløbet vender tilbage til udgangspositionen
- en positiv gående impuls vil være uden indvirkning på kredsløbet



- D_1 og D_2 sørger for, at kun negative flanker på T trigger flip-flop'en
- disse vil samtidig forårsage en opladning af C_1 og C_2
- for at fjerne denne ladning hurtigt er dioderne D_3 og D_4 indskudt



4.3 Tilslut opstillingen


4.4 Tilslut en firkantgenerator med $f = 1 \text{ kHz}$ til T

- tegn indgangs- og udgangssignal
- tidsmæssigt overensstemmende

4.5 Bestem udgangsfrekvensen i forhold til indgangsfrekvensen

4.6 Angiv, i hvilket forhold udgangsfrekvensen er delt i forhold til indgangsfrekvensen



DISPOSITION


1. Måleopstilling I
2. Kurveformer i ST I
3. Symmetrisk udgangssignal I
4. Måleopstilling II
5. Kurveformer i ST II
6. Symmetrisk udgangssignal II

UDSTYR

Oscilloskop, tonegenerator, 2 måleopstillinger

MATERIALE

- 1 stk. potentiometer 10 k Ω
1 stk. kondensator 10 μ F

1. MÅLEOPSTILLING I

- for opstillingen oplyses følgende

$$U_{UTL} = 5,3 \text{ V}$$

$$U_{LTL} = 3,0 \text{ V samt}$$

$$u_o = 5 \text{ V}_{ss}$$


- hvilken transistor er ON uden signal på indgangen?

- når Q_2 er ON, er den da kørt i mætning eller er den umættet?


- hvilken fordel giver dette?

2. KURVEFORMER I ST I






- 2.1 Opbyg kredsløbet
 - tilslut forsyningspænding
- 2.2 Forbind u_{in} til 0 V
 - mål DC spændinger
 - skriv dem i diagrammet
- 2.3 Forbind u_{in} til 6 V
 - mål DC spændingerne
 - angiv dem i () på diagrammet
- 2.4 Tilslut en sinusgenerator, $u_o = 3 \text{ V}_{eff}$ til indgangen af ST gennem viste kredsløb



- hvad kaldes det viste kredsløb?



- 2.5 Tegn oscilloskopbilledet af indgangs- og udgangssignal
- kurverne skal være tidsmæssigt overensstemmende
 - angiv DC niveauer på kurverne


 u_{in}  u_{B1}  u_{C1}  u_E  u_o 

- 2.6 Skriv, ved hvilken indgangsspænding Q_2 er henholdsvis ON og OFF

$$u_{in} = \text{_____} U_{LTL} (Q_2 \text{ ON})$$

$$u_{in} = \text{_____} U_{UTL} (Q_2 \text{ OFF})$$

- 2.7 Tegn kurven $u_o = f(u_{in})$



- 2.8 Hysteresis

- forskellen mellem U_{LTL} og U_{UTL} benævnes kredsløbets hysteresis

U_{LTL} kan hæves ved at indskyde en modstand i serie med emitteren på Q_1


U_{UTL} kan sænkes ved at indskyde en modstand i serie med emitteren på Q_2



2.9 Giv yderligere to forslag til at ændre på hysteresen

3. SYMMETRISK UDGANGSSIGNAL I

- opstillingen i pkt. 1 gav ikke et symmetrisk udgangssignal. Dette kan opnås ved at forspænde indgangen på Schmitt-triggeren



3.1 Foretag den viste ændring

- indstil potentiometret, således at udgangssignalet er symmetrisk
- hvilken DC spænding måles i punktet U_1 ?


- denne værdi kunne også have været beregnet som middelværdien mellem U_{UTL} og U_{LTL}

$$U_1 = \frac{U_{UTL} + U_{LTL}}{2} =$$

 =

- hvad er den mindste spænding, der kræves fra sinusgeneratoren for at opnå sikker trigning?

- hvorfor er denne værdi forskellig fra de foregående målinger?

4. MÅLEOPSTILLING II

- for opstillingen oplyses følgende

$$U_{UTL} = 1 \text{ V}$$

$$U_{LTL} = 0,9 \text{ V samt}$$

$$u_o = 5,5 \text{ V}_{ss}$$


- hvilken transistor er ON uden signal på indgangen?

- når Q_2 er ON, er den da kørt i mætning eller umættet?

- hvilken fordel giver dette?

5. KURVEFORMER I ST II






- 5.1 Opbyg kredsløbet
 - tilslut forsyningsspænding
- 5.2 Forbind u_{in} til 0 V
 - mål DC spændinger
 - skriv dem i diagrammet
- 5.3 Forbind u_{in} til 6 V
 - mål DC spændingerne
 - angiv dem i () på diagrammet
- 5.4 Tilslut en sinusgenerator, $u_o = 3 \text{ V}_{eff}$ til indgangen af ST gennem viste kredsløb






5.5 Tegn oscilloskopbilledet af indgangs- og udgangssignal

- kurverne skal være tidsmæssigt overensstemmende
- angiv DC niveauer på kurverne

 u_{in}  u_{B1}  u_{C1}  u_E  u_o 5.6 Skriv, ved hvilken indgangsspænding Q_2 er henholdsvis ON og OFF

$$u_{in} = \text{_____ } U_{LTL} (Q_2 \text{ ON})$$

$$u_{in} = \text{_____ } U_{UTL} (Q_2 \text{ OFF})$$

5.7 Tegn kurven $u_o = f(u_{in})$ 

5.8 Hysteresis

- forskellen mellem U_{LTL} og U_{UTL} benævnes kredsløbets hysteresis

U_{LTL} kan hæves ved at indskyde en modstand i serie med emitteren på Q_1


U_{UTL} kan sænkes ved at indskyde en modstand i serie med emitteren på Q_2



5.9 Giv yderligere to forslag til at ændre på hysteresen

6. SYMMETRISK UDGANGSSIGNAL II

- opstillingen i pkt. 4 gav ikke et symmetrisk udgangssignal. Dette kan opnås ved at forspænde indgangen på Schmitt-triggeren



6.1 Foretag den viste ændring

- indstil potentiometret, således at udgangssignalet er symmetrisk
- hvilken DC spænding måles i punktet U_1 ?

- denne værdi kunne også have været beregnet som middelværdien mellem U_{UTL} og U_{LTL}

$$U_1 = \frac{U_{UTL} + U_{LTL}}{2} =$$

 =

- hvad er den mindste spænding, der kræves fra sinusgeneratoren for at opnå sikker trigning?

- hvorfor er denne værdi forskellig fra de foregående målinger?

DISPOSITION

1. Comperator - Analog

UDSTYR

Oscilloskop, tonegenerator, målepå-
nel, spændingsforsyning ± 15 V


MATERIALE

1 stk. modstand $10\text{ k}\Omega$

1 stk. modstand $4,7\text{ k}\Omega$

1. COMPERATOR - ANALOG


1.1 Måleopstilling



1.2 Forbind opstillingen

1.3 Mål hysteresesløjfen

- angiv hysteresespændingen
- angiv hysteresesløjfs symme-
tripunkt
- angiv LTL og UTL

1.4 Afbryd U_{REF}

- hvad sker der hysteresesløjfs
symmetripunkt?

1.5 Udskift R_3 med $4,7\text{ k}\Omega$

- hvad sker der med hystere-
se-spændingen?

DISPOSITION

1. Relaxationsoscillator

UDSTYR




Spændingsforsyning 0 til 30 V, målepanel med UJT, elektrovoltmeter, universalinstrument, oscilloskop

MATERIALE


- 1 stk. modstand 10 k Ω
- 1 stk. kondensator 10 nF

1. RELAXATIONSOSCILLATOR

1.1 Måleopstilling

1.2 Mål med oscilloskop på B₁, B₂ og EB₁B₂

E



1.3 Mål frekvensen

f =


1.4 Indstil U_{CC} til 15 V og mål frekvensen

f =


1.5 Beskriv, hvad der sker med frekvensen



- 1.6 Indstil U_{CC} til 10 V og tilslut strømgeneratoren
- juster P_1 til oscillatoren svinger på samme frekvens som under pkt. 1.3



- 1.7 Mål med oscilloskop U_E



- 1.8 Indstil U_{CC} til 15 V og mål frekvensen

$f =$

- 1.9 Beskriv, hvad der sker med frekvensen og hvorfor

DISPOSITION

1. Måling på emitterkoblet AMV
2. Undersøgelse af emitterkoblet AMV

UDSTYR


D65, 12 V spændingsforsyning, målepanel, probe

MATERIALE

- 1 stk. modstand $15\text{ k}\Omega$
- 1 stk. modstand $2,2\text{ k}\Omega$
- 1 stk. modstand $4,7\text{ k}\Omega$
- 1 stk. modstand $1,5\text{ k}\Omega$
- 1 stk. kondensator $0,47\text{ }\mu\text{F}$
- 1 stk. kondensator $1\text{ }\mu\text{F}$

1. MÅLING PÅ EMITTERKOBLETAMV

1.1 Opbyg det viste kredsløb



1.2 Mål med oscilloskop






- på Q_{C1} , Q_{B1} , Q_{E1} , Q_{C2} , Q_{B2} , Q_{E2}
- fra emitter Q_1 til emitter Q_2
- trig på Q_{E2}



1.3 Tegn oscilloskopbillederne

- tidsmæssigt korrekt
- angiv Y-følsomhed og time base-indstilling

Y-følsomhed = V/div.

Time base = s/div.

 U_{C1}  U_{B1}  U_{E1}  U_{C2}  U_{B2} 

 U_{E_2}  U_{E-E} 

1.4 Mål periodetiden

$$t_p =$$

1.5 Beregn PRF

$$\text{PRF} =$$

2. UNDERSØGELSE AF EMITTER-KOBLET AMV

2.1 Udskift C

- med 470 nF
- beskriv, hvorledes ændringen af C indvirker på kurverne

- skift C tilbage til 1 μF

2.2 Udskift R_E

- med 15 $k\Omega$
- hvad sker der med PRF og impuls-pause forholdet

- skift R_E tilbage til 1,5 $k\Omega$

2.3 Udskift R_b

- med 2,2 $k\Omega$
- beskriv, hvorledes dette indvirker på kurverne

2.4 Giv en kort beskrivelse af den emitterkoblede AMV's virkemåde



DISPOSITION

1. Måling på AMV

UDSTYR

Øvelsespanel, oscilloskop, probe

MATERIALE


1 stk. modstand $1\text{ k}\Omega$

1 stk. kondensator $0,47\text{ }\mu\text{F}$

1 stk. 8T14

1. MÅLING PÅ AMV

1.1 Opbyg viste kredsløb




1.2 Forbind gate til 0 V

1.3 Mål med oscilloskop


- på 1, 2 og 3
- trig på 1

1.4 Tegn oscilloskopbillederne - angiv time base-indstilling


1



2



3



time base = s/div.

1.5 Beregn PRF

PRF =

1.6 Mål t_r og t_f

- på 1

t_r =

t_f =

1.7 Beskriv kredsløbets virkemåde

DISPOSITION


1. Måling på SN74122

UDSTYR

Øvelsespanel, oscilloskop

MATERIALE1 stk. modstand $15\text{ k}\Omega$ 1 stk. kondensator $0,1\text{ }\mu\text{F}$ 1. MÅLING PÅ SN74122

1.1 Opbyg viste kredsløb



- 1.2 Mål impulsbredden på ben 8
- tilfør nåleimpulser til ben 3
med PRF < 1 kHz

 $t_w =$

- 1.3 Forøg triggersignalets frekvens
- hvad sker der med udgangssig-
nalet, når PRF bliver større
end 2 kHz ?

- 1.4 Forbind ben 5 til 0 V
- hvad sker der med udgangssig-
nalet ?

DISPOSITION

1. Klargøring
2. Kredsløb 1
3. Kredsløb 2
4. Kredsløb 3
5. Kredsløb 4
6. Kredsløb 5


UDSTYR

Spændingsforsyning 5 V, elektrovoltmeter, målepanel med gates

1. KLARGØRING

1.1 Indstil spændingsforsyningen til 5 V

- 1.2 Tilslut målepanel
- + til den røde bøsning
 - til den sorte bøsning



- 1.3 Tilslut elektrovoltmetret
- stel til panelets stel
 - måleledningen til udgangen af det kredsløb, der skal undersøges

2. KREDSLØB 1

2.1 Opstil en niveautabel for kredsløbet


A	B	F

- 2.2 Udfyld sandhedstabel
- alle niveauer over 2,8 V er logisk "1"
 - alle niveauer under 2 V er logisk "0"

A	B	F

2.3 Angiv det booleske udtryk

2.4 Tegn det logiske symbol

3. KREDSLØB 2

3.1 Gentag pkt. 2.1, 2.2, 2.3 og 2.4 for kredsløb 2

3.2 Opstil niveautabel

A	B	F

3.3 Udfyld sandhedstabel

A	B	F

3.4 Angiv det booleske udtryk

3.5 Tegn det logiske symbol

4. KREDSLØB 3

4.1 Gentag pkt. 2.1, 2.2, 2.3 og 2.4 for kredsløb 3

4.2 Opstil niveautabel

A	B	F

4.3 Udfyld sandhedstabel

A	B	F

4.4 Angiv det booleske udtryk

4.5 Tegn det logiske symbol

5. KREDSLØB 4

5.1 Gentag pkt. 2.1, 2.2, 2.3 og 2.4 for kredsløb 4

5.2 Opstil niveautabel

A	B	F

5.3 Udfyld sandhedstabel

A	B	F

5.4 Angiv det booleske udtryk

5.5 Tegn det logiske symbol

6. KREDSLØB 5

6.1 Gentag pkt. 2.1, 2.2, 2.3 og 2.4 for kredsløb 5

6.2 Opstil niveautabel


B	F

6.3 Udfyld sandhedstabel

B	F

6.4 Angiv det booleske udtryk

6.5 Tegn det logiske symbol



DISPOSITION

1. Klargøring
2. Positiv logik
3. Negativ logik
4. Sammenligning

UDSTYR

Spændingsforsyning 5 V, elektrovoltmeter, målepanel med gates

1. KLARGØRING

- 1.1 Indstil spændingsforsyningen til 5 V
- 1.2 Tilslut målepanel
 - + til den røde bøsning
 - til den sorte bøsning
- 1.3 Tilslut elektrovoltmeter
 - stel til panelets stel
 - måleledningen til udgangen af det kredsløb, der skal undersøges

2. POSITIV LOGIK

- 2.1 Definition
 - logisk "1" er det mest positive potentiale
 - logisk "0" er det mest negative potentiale

2.2 Optag sandhedstabel og tegn logisk symbol for kredsløb 1

A	B	F

2.3 Gentag pkt. 2.2 for kredsløb 2, 3, 4 og 5

Kredsløb 2

A	B	F



Kredsløb 3

A	B	F

Kredsløb 5

B	F

Kredsløb 4

A	B	F

3. NEGATIV LOGIK

3.1 Definition

- logik "1" er det mest negative potentiale
- logik "0" er det mest positive potentiale

3.2 Optag sandhedstabel (brug negativ logik) og tegn logisk symbol

A	B	F



3.3 Gentag pkt. 3.2 for kredsløb 2, 3, 4 og 5

Kredsløb 2

A	B	F

Kredsløb 4

A	B	F

Kredsløb 3

A	B	F

Kredsløb 5

B	F

4. SAMMENLIGNING

4.1 Sammenlign de logiske symboler for kredsløbene fra pkt. 2 og 3

4.2 Tegn de logiske symboler for de elektriske kredsløb i henholdsvis positiv og negativ logik

Kredsløb	Positiv logik pkt. 2	Negativ logik pkt. 3
1		
2		
3		
4		
5		

DISPOSITION


1. Måling på EX-OR
2. EX-NOR

UDSTYR

Øvelsespanel, SN7486

1. MÅLING PÅ EX-OR

1.1 Tilslut det viste kredsløb



1.2 Optag sandhedstabellen

A	B	Y

1.3 Udfyld karnaughkortet for kredsløbet i pkt. 1.1

A \ B	0	1
0		
1		

1.4 Skriv det booleske udtryk

Y =

2. EX-NOR

2.1 Udfyld sandhedstabellen for viste kredsløb



2.2 Sandhedstabel

A	B	Y

2.3 Udfyld karnaughkort for kredsløb i pkt. 2.1

A \ B	0	1
0		
1		

2.4 Skriv det booleske udtryk

Y =

DISPOSITION

1. 3-state output
2. Data selektor-multiplexer

UDSTYR

Øvelsespanel, oscilloskop, universal-instrument, SN74LS253

MATERIALE

1 stk. modstand 390 Ω


1. 3-STATE OUTPUT1.1 SN74LS253

**TTL
MSI**

TYPES SN54LS253, SN74LS253 DUAL 4-LINE-TO-1-LINE DATA SELECTORS/MULTIPLEXERS WITH 3-STATE OUTPUTS

BULLETIN NO. DL-S 7211790, SEPTEMBER 1972

- Three-State Version of SN54LS153/SN74LS153
- Schottky-Diode-Clamped Transistors
- Permits Multiplexing from N Lines to 1 Line
- Performs Parallel-to-Serial Conversion
- Typical Average Propagation Delay Times:
Data Input to Output . . . 12 ns
Control Input to Output . . . 16 ns
Select Input to Output . . . 21 ns
- Fully Compatible with Most TTL and DTL Circuits
- Low Power Dissipation . . . 35 mW Typical (Enabled)

description

Each of these Schottky-clamped data selectors/multiplexers contains inverters and drivers to supply fully complementary, on-chip, binary decoding data selection to the AND-OR gates. Separate output control inputs are provided for each of the two four-line sections.

The three-state outputs can interface with and drive data lines of bus-organized systems. With all but one of the common outputs disabled (at a high-impedance state) the low-impedance of the single enabled output will drive the bus line to a high or low logic level.


logic

FUNCTION TABLE

SELECT INPUTS		DATA INPUTS				OUTPUT CONTROL	OUTPUT
B	A	C0	C1	C2	C3	G	Y
X	X	X	X	X	X	H	Z
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

Address inputs A and B are common to both sections.

H = high level, L = low level, X = irrelevant, Z = high impedance (off)


functional block diagram

1.2 Forbind SN74LS253 og afprøv sandhedstabellen

1.3 Tilfør nedenstående niveauer til inputs

A	L
B	L
1C0	L
1C1	X
1C2	X
1C3	X
1G	L

1.4 Forbind et voltmeter
- parallelt med 390Ω mellem 1Y og U_{CC}



1.5 Hvor stor strøm løber i udgangen ?

_____ mA


1.6 Er udgangsimpedansen høj eller lav ?

1.7 Er det logiske niveau på 1Y high, low eller OFF ?

1.8 Tilfør nedenstående niveauer til inputs

A	L
B	L
1C0	H
1C1	X
1C2	X
1C3	X
1G	L

1.9 Forbind et voltmeter
- parallelt med 390Ω mellem 1Y og stel



1.10 Hvor stor en strøm løber i udgangen ?

_____ mA

1.11 Er udgangsimpedansen høj eller lav ?

1.12 Er det logiske niveau på 1Y high, low eller OFF ?


1.13 Tilfør nedenstående niveauer til inputs

A	L
B	L
1C0	X
1C1	X
1C2	X
1C3	X
1G	H

1.14 Forbind et voltmeter
- parallelt med 390Ω mellem 1Y og stel

1Y og U_{CC}

- skift input på 1C0 mellem high og low
- hvor stor strøm løber i udgangen ?



1.15 Er udgangsimpedansen høj eller lav ?

1.16 Er det logiske niveau på 1Y high, low eller OFF ?


1.17 Hvilken fordel har 3-state output frem for totem-pole output ?

2. DATA SELEKTOR-MULTIPLEKSER

2.1 Opbyg viste kredsløb

1G og 2G input skal forbindes til Q_C og \overline{Q}_C , inden 1Y og 2Y forbindes


- tilfør de viste niveauer til 1C0 2C3



2.2 Tilslut oscilloskopets CH1 til output

- tilslut CH2 til Q_C
- trig - på CH2

2.3 Tegn oscilloskopbilledet



2.4 Prøv at ændre input

- til 1C0 ... 1C3 og til 2C0 ... 2C3
- hvad sker der med output ?

2.5 Beskriv kredsløbets virkemåde

DISPOSITION

1. BCD adder

UDSTYR

Øvelsespanel, 2 stk. SN7483

1. BCD ADDER

1.1 SN7483

**TTL
MSI****TYPES SN5483A, SN54LS83A, SN7483A, SN74LS83A
4-BIT BINARY FULL ADDERS WITH FAST CARRY**

BULLETIN NO. DL-S 7411853, MARCH 1974

- Full-Carry Look-Ahead across the Four Bits
- Systems Achieve Partial Look-Ahead Performance with the Economy of Ripple Carry
- SN54283/SN74283 and SN54LS283/SN74LS283 Are Recommended For New Designs as They Feature Supply Voltage and Ground on Corner Pins to Simplify Board Layout

TYPE	TYPICAL ADD TIMES		TYPICAL POWER DISSIPATION PER 4-BIT ADDER
	TWO 8-BIT WORDS	TWO 16-BIT WORDS	
	'83A	'LS83A	
	23 ns	43 ns	310 mW
	25 ns	45 ns	95 mW

description


These improved full adders perform the addition of two 4-bit binary numbers. The sum (Σ) outputs are provided for each bit and the resultant carry (C_4) is obtained from the fourth bit. These adders feature full internal look ahead across all four bits generating the carry term in ten nanoseconds typically. This provides the system designer with partial look-ahead performance at the economy and reduced package count of a ripple-carry implementation.

The adder logic, including the carry, is implemented in its true form meaning that the end-around carry can be accomplished without the need for logic or level inversion.

Designed for medium-speed applications, the circuits utilize transistor-transistor logic that is compatible with most other TTL families and other saturated low-level logic families.

Series 54 and 54LS circuits are characterized for operation over the full military temperature range of -55°C to 125°C , and Series 74 and 74LS circuits are characterized for operation from 0°C to 70°C .

SN5483A, SN54LS83A ... J OR W PACKAGE
SN7483A, SN74LS83A ... J OR N PACKAGE
(TOP VIEW)



positive logic: see function table

FUNCTION TABLE

INPUT				OUTPUT							
				WHEN C0 = L				WHEN C0 = H			
A1	A2	A3	A4	Σ1	Σ2	Σ3	Σ4	C2	Σ1	Σ2	Σ3
L	L	L	L	L	L	L	L	H	L	L	L
L	L	L	H	L	L	L	L	L	L	L	L
L	L	L	L	L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L	L	L	L	L
L	L	H	L	L	L	L	L	L	L	L	L
L	L	H	H	L	L	L	L	L	L	L	L
L	H	L	L	L	L	L	L	L	L	L	L
L	H	L	H	L	L	L	L	L	L	L	L
L	H	H	L	L	L	L	L	L	L	L	L
L	H	H	H	L	L	L	L	L	L	L	L
L	L	L	L	L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L	L	L	L	L
L	L	H	L	L	L	L	L	L	L	L	L
L	L	H	H	L	L	L	L	L	L	L	L
L	H	L	L	L	L	L	L	L	L	L	L
L	H	L	H	L	L	L	L	L	L	L	L
L	H	H	L	L	L	L	L	L	L	L	L
L	H	H	H	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L
H	L	L	H	L	L	L	L	L	L	L	L
H	L	H	L	L	L	L	L	L	L	L	L
H	L	H	H	L	L	L	L	L	L	L	L
H	H	L	L	L	L	L	L	L	L	L	L
H	H	L	H	L	L	L	L	L	L	L	L
H	H	H	L	L	L	L	L	L	L	L	L
H	H	H	H	L	L	L	L	L	L	L	L

H = high level, L = low level

NOTE: Input conditions at A1, B1, A2, B2, and C0 are used to determine outputs Σ1 and Σ2 and the value of the internal carry C2. The values at C2, A3, B3, A4, and B4 are then used to determine outputs Σ3, Σ4, and C4.

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage: '83A	5.5 V
'LS83A	7 V
Intermitter voltage (see Note 2)	5.5 V
Operating free-air temperature range: SN5483A, SN54LS83A	-55°C to 125°C
SN7483A, SN74LS83A	0°C to 70°C
Storage temperature range	-65°C to 150°C


NOTES: 1. Voltage values, except intermitter voltage, are with respect to network ground terminal.

2. This is the voltage between two emitters of a multiple-emitter transistor. This rating applies for the '83A only between the following pairs: A1 and B1, A2 and B2, A3 and B3, A4 and B4.




TYPES SN5483A, SN54LS83, SN7483A, SN74LS83 4-BIT BINARY FULL ADDERS

functional block diagrams




schematics of inputs and outputs





1.2 Opbyg viste BCD adder

1.3 Afprøv kredsløbet ved hjælp af mulige kombinationer af $A + B = \text{SUM}$


- afprøv især kombinationer, hvor > 9 detektor træder i funktion

1.4 Hvor mange forskellige værdier findes for $A + B$?1.5 Hvis C_{n-1} bliver forbundet til carry out på en mindre betydende dekade, hvor mange forskellige værdier findes da for $A + B + (C_{n-1})$?

1.6 Påfør diagrammet de logiske værdier for addition af

$$A = 9$$

$$B = 7$$



- forklar sammenhængen mellem input og output i de to addere og > 9 detektor/0110 generator

14-76

DISPOSITION


1. RS-FF
2. Clock-impulsstyret RS-FF

UDSTYR

Øvelsespanel

1. RS-FF

- 1.1 Opbyg det viste kredsløb med to OR-gates og to invertere eller med fire NAND-gates



1.2 Virkemåde

- med logisk 1 på S-indgangen og logisk 0 på R-indgangen bliver Q 1, dette 1-tal føres tilbage til gate B og inverteres til et 0
- dette 0 føres tilbage til gate A og inverteres til 1, dvs. selv om S-indgangen nu bliver logisk 0, vil Q-udgangen stadig være logisk 1

- 1.3 Hvor lang tid skal signalet være til stede på S-indgangen for at sikre Q-udgangen på logisk 1?

_____ s


- 1.4 Bliver Q-udgangen 0 eller 1, hvis $R = 1$ og $S = 0$

Q = _____


1.5 Afprøv sandhedstabellen

S	R	Q	\bar{Q}
1	0	1	0
0	0	1	0 (låst)
0	1	0	1
0	0	0	1 (låst)
1	0	1	0
1	1	(1)	(1) (udefineret)


- 1.6 Tegn diagrammet af en RS-FF opbygget med to NAND-gates



- 1.7 Udfyld sandhedstabellen for kredsløbet



S	R	Q	\bar{Q}
0	1		
1	1		
1	0		
1	1		
0	1		
0	0		




1.8 Skifter kredsløbet på et high eller low niveau?


1.9 Er det logisk 0 eller 1 på udgangene ved den udefinerede stilling?

1.10 Er det logisk 0 eller 1 på indgangene, når udgangene er i den udefinerede stilling?

1.11 Tegn diagrammet af en RS-FF opbygget med to NOR-gate



1.12 Udfyld sandhedstabellen for kredsløbet



S	R	Q	\bar{Q}
1	0		
0	0		
0	1		
0	0		
1	0		
1	1		




1.13 Skifter kredsløbet på et high eller low niveau?

1.14 Er der logisk 0 eller 1 på udgangene ved den udefinerede stilling?

1.15 Er der logisk 0 eller 1 på indgangene, når udgangene er i den udefinerede stilling?

1.16 Resume

RS-FF med OR-gates




Skifter på _____

Logisk _____ er udefineret

I den udefinerede stilling er udgangene logisk _____

RS-FF med NAND-gates




Skifter på _____

Logisk _____ er udefineret

I den udefinerede stilling er udgangene logisk _____

RS-FF med NOR-gates



Skifter på _____


Logisk _____ er udefineret

I den udefinerede stilling er udgangene logisk _____

2. CLOCK-IMPULSSTYRET RS-FF

Et mere anvendeligt kredsløb fås, hvis man kan tilføre de ønskede niveauer til indgangene, medens disse er blokeret, og på et givet tidspunkt med en anden impuls, en clock-impuls, få FF'en til at skifte stilling.

2.1 Symbol og diagram




2.2 Opbyg kredsløbet med NAND-gates og afprøv sandhedstabellen

tn		tn + 1
S	R	Q
0	0	Qn (låst)
0	1	0
1	0	1
1	1	(undefineret)

2.3 Skifter FF'en på clock-impulsens high eller low niveau?

2.4 Er der logisk 0 eller 1 på udgangene i den udefinerede stilling?

2.5 Opbyg en clock-impulsstyret RS-FF med NOR-gates



2.6 Udfyld sandhedstabellen

tn		tn + 1	
S	R	Q	Q-bar
0	0		
0	1		
1	0		
1	1		

2.7 Skifter FF'en på clock-impulsens high eller low niveau?

2.8 Er der logisk 0 eller 1 på udgangene i den udefinerede stilling?


2.9 Kan de logiske værdier på udgangene ændres på clock-impulsens low niveau?



2.10 Kan de logiske værdier på udgangene ændres på clock-impulsens high niveau?


2.11 Færdigtegn symbolet for en clock-impulsstyrede RS-FF opbygget med NOR-gates

- angiv korrekt state-indikatorer på ind- og udgange





2.12 Hvad angiver en clock-indgang med symbolet:

a.



b.





DISPOSITION

1. D-latch
2. Kanttrigget D-FF

UDSTYR


Øvelsespanel, 1 stk. SN7475, 1 stk. SN74175

1. D-LATCH

En D-latch er en videreudvikling af den clock-impulsstyrede RS-FF.

S- og R-indgangene er forbundet med en inverter således, at den udefinerede stilling undgås.

1.1 Principdiagram




1.2 SN7475

SN5475, SN5477, SN54L75, SN54L77, SN7475, SN7477, SN74L75, SN74L77

4-BIT BISTABLE LATCHES

BULLETIN NO. DL-S 7211851, DECEMBER 1972

'75 . . . J, N, OR W PACKAGE
'L75 . . . J OR N PACKAGE
(TOP VIEW)



TTL
MSI

logic

FUNCTION TABLE
(Each Latch)

INPUTS		OUTPUTS	
D	G	Q	Q̄
L	H	L	H
H	H	H	L
X	L	Q ₀	Q̄ ₀


H = high level, L = low level, X = irrelevant
Q₀ = the level of Q before the high-to-low transition of G

description

These latches are ideally suited for use as temporary storage for binary information between processing units and input/output or indicator units. Information present at a data (D) input is transferred to the Q output when the enable (G) is high and the Q output will follow the data input as long as the enable remains high. When the enable goes low, the information (that was present at the data input at the time the transition occurred) is retained at the Q output until the enable is permitted to go high.

The '75 and 'L75 feature complementary Q and Q̄ outputs from a 4-bit latch, and are available in various 16-pin packages. For higher component density applications, the '77 and 'L77 4-bit latches are available in 14-pin flat packages.

These circuits are completely compatible with all popular TTL or DTL families. All inputs are diode-clamped to minimize transmission-line effects and simplify system design. Series 54 and 54L devices are characterized for operation over the full military temperature range of -55°C to 125°C; Series 74 and 74L devices are characterized for operation from 0°C to 70°C.



1.3 Forbind SN7475 og afprøv sandhedstabellen

1.4 Hvad sker der, hvis input på D-indgangen ændres, medens clock-indgangen (G) er "low" ?

1.5 Hvad sker der, hvis input på D-indgangen ændres, medens clock-indgangen (G) er "high" ?

1.6 Udfyld sandhedstabellen for SN7475

INPUTS		OUTPUTS	
D	G	Q	\bar{Q}

1.7 Hvor stor er propagation delay time fra indgang D til Q-udgangen på SN7475

$t_{PLH} = \underline{\hspace{2cm}}$ ns

$t_{PHL} = \underline{\hspace{2cm}}$ ns

1.8 Hvor stor er propagation delay time fra indgang G til Q-udgangen på SN7475

$t_{PLH} = \underline{\hspace{2cm}}$ ns

$t_{PHL} = \underline{\hspace{2cm}}$ ns

1.9 Er SN7475 kanttrigget eller niveau-trigget ?



2. KANTTRIGGET D-FF

2.1 SN74175

TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175, SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

'174, 'LS174, 'S174 ... HEX D-TYPE FLIP-FLOPS

'175, 'LS175, 'S175 ... QUADRUPLE D-TYPE FLIP-FLOPS

- '174, 'LS174, 'S174 Contain Six Flip-Flops with Single-Rail Outputs
- '175, 'LS175, 'S175 Contain Four Flip-Flops with Double-Rail Outputs
- Three Performance Ranges Offered: See Table Lower Right
- Buffered Clock and Direct Clear Inputs
- Individual Data Input to Each Flip-Flop
- Applications include:
Buffer/Storage Registers
Shift Registers
Pattern Generators

description

These monolithic, positive-edge-triggered flip-flops utilize TTL circuitry to implement D-type flip-flop logic. All have a direct clear input, and the '175, 'LS175, and 'S175 feature complementary outputs from each flip-flops.

Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the high or low level, the D input signal has no effect at the output.

These circuits are fully compatible for use with most TTL or DTL circuits.

**FUNCTION TABLE
(EACH FLIP-FLOP)**

INPUTS			OUTPUTS	
CLEAR	CLOCK	D	Q	\bar{Q}
L	X	X	L	H
H	↑	H	H	L
H	↑	L	L	H
H	L	X	Q_0	\bar{Q}_0

H = high level (steady state)

L = low level (steady state)


X = irrelevant

↑ = transition from low to high level


 Q_0 = the level of Q before the indicated steady-state input conditions were established.

† = '175, 'LS175, and 'S175 only


**SN54S174 ... J OR W PACKAGE
'174, 'LS174, SN74S174 ... J, N, OR W PACKAGE
(TOP VIEW)**




**'175, 'LS175, 'S175 ... J, N, OR W PACKAGE
(TOP VIEW)**



TYPES	TYPICAL MAXIMUM CLOCK FREQUENCY	TYPICAL POWER DISSIPATION PER FLIP-FLOP
'174, '175	35 MHz	38 mW
'LS174, 'LS175	40 MHz	11 mW
'S174, 'S175	110 MHz	75 mW



2.2 Blokdiagram SN74175

2.3 Forbind SN74175
- afprøv sandhedstabellen


2.4 Hvad sker der, hvis input på D-indgangen ændres, medens clock-indgangen er "low"?

2.5 Hvad sker der, hvis input på D-indgangen ændres, medens clock-indgangen er "high"?

2.6 På hvilket tidspunkt kan der indlæses en ny logisk værdi i D-FF'en?

2.7 Er SN74175 kanttrigget eller niveau-trigget?

2.8 Tegn symbolet for clock-indgang



2.9 Tegn diagrammet af en kanttrigget D-FF koblet som T-FF

DISPOSITION

1. JK flip-flop
2. JK-MS flip-flop

UDSTYR

Øvelsespanel, SN7470, SN7473,
SN74111, oscilloskop, strømprobe

1. JK FLIP-FLOP1.1 SN7470

AND-GATED J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

70

INPUTS					OUTPUTS	
PRESET	CLEAR	CLOCK	J	K	Q	\bar{Q}
L	H	L	X	X	H	L
H	L	L	X	X	L	H
L	L	X	X	X	L*	L*
H	H	↑	L	L	Q ₀	\bar{Q}_0
H	H	↑	H	L	H	L
H	H	↑	L	H	L	H
H	H	↑	H	H	TOGGLE	
H	H	L	X	X	Q ₀	\bar{Q}_0

positive logic: $J = J1 \cdot J2 \cdot \bar{J}$
 $K = K1 \cdot K2 \cdot \bar{K}$
 If inputs J and K are not used, they must be grounded.
 See page 6-46 Preset or clear function can occur only when the clock input is low.


SN5470 (J) SN7470 (J, N) SN5470 (W)

NC—No internal connection

1.2 Forbind SN7470 og afprøv sandhedstabel

1.3 Forbind SN7470 til toggle-funktion

- tilføj 1 kHz til clock-indgangen
- tegn kurveformerne for clock-frekvensen og Q output tidsmæssigt korrekt under hinanden



1.4 Hvilket forhold er der mellem clock-frekvensen og frekvensen på Q?

1.5 På hvilket tidspunkt overføres informationen fra J- og K-indgangene til Q-udgangen?



1.6 Hvad sker der med Q, hvis J og K ændres, medens clock-indgangen er "low" ?

Ændringen på J og K skal efterfølges af et H → L skift på clock-indgangen.

1.7 Hvad sker der med Q, hvis J og K ændres, medens clock-indgangen er "high" ?

1.8 Er SN7470 kantriggeret eller niveau-triggeret ?

2. JK-MS FLIP-FLOP

En speciel form for JK flip-flop er JK master-slave. De logiske niveauer, som tilføres J og K, indlæses i masteren på clock-impulsens "high" niveau og overføres til slaven, og dermed til udgangen på clock-impulsens negative flanke.


DUAL J-K FLIP-FLOPS WITH CLEAR

73'73, 'H73, 'L73
FUNCTION TABLE

INPUTS				OUTPUTS	
CLEAR	CLOCK	J	K	Q	\bar{Q}
L	X	X	X	L	H
H	\downarrow	L	L	Q_0	\bar{Q}_0
H	\downarrow	H	L	H	L
H	\downarrow	L	H	L	H
H	\downarrow	H	H	TOGGLE	


'LS73
FUNCTION TABLE

INPUTS				OUTPUTS	
CLEAR	CLOCK	J	K	Q	\bar{Q}
L	X	X	X	L	H
H	\downarrow	L	L	Q_0	\bar{Q}_0
H	\downarrow	H	L	H	L
H	\downarrow	L	H	L	H
H	\downarrow	H	H	TOGGLE	
H	H	X	X	Q_0	\bar{Q}_0



SN5473 (J, W) SN7473 (J, N)
 SN54H73 (J, W) SN74H73 (J, N)
 SN54L73 (J, T) SN74L73 (J, N)
 SN54LS73 (J, W) SN74LS73 (J, N)


See pages 6-46, 6-50, 6-54, and 6-56



2.2 Forbind SN7473 og afprøv sandhedstabel

2.3 Forbind SN7473 til toggle-funktion

- tilføj 1 kHz til clock-indgangen
- tegn kurveformerne for clock-frekvensen og Q output tidsmæssigt korrekt under hinanden



2.4 På hvilket tidspunkt overføres informationen på J- og K-indgangene til udgangene?

2.5 Hvilket forhold er der mellem clock-frekvensen og frekvensen på Q?

2.6 Hvilken funktion udfører JK flip-flop'en, når den er koblet som T flip-flop?

2.7 Tilføj faste niveauer til J-, K- og clock-indgangene.

2.8 Hvad sker der med Q, hvis J og K ændres, medens clock-indgangen er "low"?

2.9 Hvad sker der med Q, hvis J og K ændres, medens clock-indgangen er "high"?

Ændringen på J og K skal efterfølges af et H → L skift på clock-indgangen.

2.10 På hvilket tidspunkt af clock-impulsen kan informationen i master FF'en ændres?

2.11 Er SN7473 kanttriggeret eller niveau-triggeret?

2.12 Hvad fortæller flip-flop'ens symbol om clock-indgangen.



2.13 Find følgende oplysninger om SN7473 i databogen

a. Hvor stor strøm trækker clock-indgangen i "low"?

b. Hvor stor strøm trækker clock-indgangen i "high"?

c. Hvor mange standardindgange belaster clock-indgangen med?

d. Hvor mange standardindgange belaster clear- eller preset-indgangen med?

e. Hvor mange standardindgange belaster J- eller K-indgangen med?

2.14 Hvor stor er den maksimale propagation delay time fra clock-indgangen til Q-udgangen?

$t_{PLH} =$ _____

$t_{PHL} =$ _____

2.15 SN74111

111 DUAL J-K MASTER-SLAVE FLIP-FLOPS WITH DATA LOCKOUT

FUNCTION TABLE

INPUTS					OUTPUTS	
PRESET	CLEAR	CLOCK	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	\downarrow	L	L	Q_0	\bar{Q}_0
H	H	\downarrow	H	L	H	L
H	H	\downarrow	L	H	L	H
H	H	\downarrow	H	H	TOGGLE	

See page 120

SN54111/SN74111(J, N, W)



2.16 Forbind SN74111 og afprøv sandhedstabel

2.17 Hvad sker der med Q, hvis J og K ændres, medens clock-indgangen er "low"?


2.18 Hvad sker der med Q, hvis J og K ændres, medens clock-indgangen er "high"? *intet*

Ændringen på J og K skal efterfølges af et H → L skift på clock-indgangen

2.19 På hvilket tidspunkt indlæses informationen fra J og K i master-FF'en?

2.20 På hvilket tidspunkt indlæses informationen fra master-FF'en til slave-FF'en?

2.21 Er SN74111 kanttrigget eller niveau-trigget?

DISPOSITION


1. Optæller
2. Nedtæller
3. Selvstandsende tæller
4. Tællere med SN7490

UDSTYR

Øvelsespanel, oscilloskop, impulsge-
nerator

1. OPTÆLLER

1.1 Opbyg viste tæller



1.2 Reset tælleren


- resettes der på "1" eller "0" ?

1.3 Tilslut clock

- hvorledes er forholdet mellem
clock-frekvensen og A ?

1.4 Optag impulsskemaet

- med oscilloskop
- trig på C
- time base 0,1 ms/div.
- clock-frekvens ca. 10 kHz



1.5 Angiv start på impulsskemaet

- der hvor ABC har værdierne
000

1.6 Udfyld sandhedstabel

- angiv den binære værdi ud for
hver stilling

C	B	A	C _p	Værdi
			0	
			1	
			2	
			3	
			4	
			5	
			6	
			7	
			8	

1.7 Hvor stort er forholdet mellem
clock-frekvensen og C ?



2.9 Er tælleren i pkt. 2.7 en op- eller nedtæller?


2.10 Beskriv kredsløbets virkemåde på clock-impuls 0, 1, 2 og 3


3.2 Beskriv kredsløbets virkemåde, dersom $A'B'C'$ har værdierne 010

3.3 Afprøv kredsløbet
- bestem forskellige værdier, hvor kredsløbet skal standse

3. SELVSTANSENDE TÆLLER


3.1 Opbyg viste kredsløb





4. TÆLLERE MED SN7490

4.1 Opbyg den viste tæller



4.2 Optag sandhedstabel

- reset opstillingen ved at forbinde p. 2 og p. 3 kortvarigt til "1", for derefter igen at forbinde den til "0"

D	C	B	A	CP nr.
				0
				1
				2
				3
				4
				5
				6
				7
				8
				9
				10
				11
				12


4.3 Mål tidsforskellen mellem udgangene A og D

- anvend en høj clock-frekvens
- trig på D

t =

4.4 SN7490

- en SN7490 er en integreret dekadetæller, der består af modul 2 og en modul 5 tæller
- FF A er modul 2 tælleren
- kredsløbet resettes ved at sætte "1" på $R_0(1)$ og $R_0(2)$
- kredsløbet kan også presettes til 1001 ved at forbinde $R_9(1)$ og $R_9(2)$ til "1"
- for at kredsløbet kan tælle, skal en af R_0 og R_9 indgangene være "0"
- ved hjælp af reset-indgangene kan tælleren bringes til at tælle moduler fra 2 til 10
- når kredsløbet forbindes som i pkt. 4.1, er tæller-koden 8421
- ved at forbinde clock-impulsen til B-indgangen og QD til A-indgangen, bliver der talt i 5421 koden
- en modul 6 tæller 5421 vil se således ud:




- her er A MSB og B LSB



- 4.5 Forbind SN7490, så den tæller
binært, modul 9
- maksimum tal, der kan udlæses,
skal være 8

4.6 Tegn forbindelserne



DISPOSITION

1. Gray-tæller
2. Op/nedtæller SN74191

UDSTYR

Øvelsespanel, oscilloskop

1. GRAY-TÆLLER

- 1.1 Forbind en 3-bit gray-tæller med JK-FF
 - anvend skemaet pkt. 1.2 til at finde forbindelserne

1.2 Skema

Binær tæller ved hjælp af Karnaugh kort

Tællertype: _____

Tællerkode: _____

Tællermodule: _____

Karnaugh kode:

1 : fra 0 til 1

/ : fra 1 til 1

Ø : fra 1 til 0

0 : fra 0 til 0

- : ligegyldigt

Sandhedstabel

D	C	B	A	CP nr.
				0
				1
				2
				3
				4
				5
				6
				7
				8
				9
				10
				11
				12
				13
				14
				15
				16

DC	BA D - FF			
	00	01	11	10
00				
01				
11				
10				

$J_D =$

$K_D =$

DC	BA C - FF			
	00	01	11	10
00				
01				
11				
10				

$J_C =$

$K_C =$

DC	BA B - FF			
	00	01	11	10
00				
01				
11				
10				

$J_B =$

$K_B =$

DC	BA A - FF			
	00	01	11	10
00				
01				
11				
10				

$J_A =$

$K_A =$

Udlæsning af boolske udtryk:

JK-FF J : 1 skal, 0 må ikke benyttes

RS-FF R : Ø skal, 1 og / må ikke benyttes

T-FF T : 1 og Ø skal benyttes og / og 0 må ikke benyttes

K : Ø skal, / må ikke benyttes

S : 1 skal, 0 og Ø må ikke benyttes





1.3 Tegn kredsløbet

1.4 Afprøv kredsløbet

1.5 Optag impulsplan med oscilloskop

- trig på MSB
- anvend høj clock-frekvens
- tegn impulserne tidsmæssigt korrekt





2. OP/NEDTÆLLER SN74191

2.1 SN74191

- Counts 8-4-2-1 BCD or Binary
- Single Down/Up Count Control Line
- Count Enable Control Input
- Ripple Clock Output for Cascading
- Asynchronously Presetable with Load Control
- Parallel Outputs
- Cascadable for n-Bit Applications

TYPE	AVERAGE PROPAGATION DELAY	TYPICAL MAXIMUM CLOCK FREQUENCY	TYPICAL POWER DISSIPATION
'190, '191	20 ns	25 MHz	325 mW
'LS190, 'LS191	20 ns	25 MHz	100 mW

description

The '190, 'LS190, '191, and 'LS191 are synchronous, reversible up/down counters having a complexity of 58 equivalent gates. The '191 and 'LS191 are 4-bit binary counters and the '190 and 'LS190 are BCD counters. Synchronous operation is provided by having all flip-flops clocked simultaneously so that the outputs change coincident with each other when so instructed by the steering logic. This mode of operation eliminates the output counting spikes normally associated with asynchronous (ripple clock) counters.


The outputs of the four master-slave flip-flops are triggered on a low-to-high-level transition of the clock input if the enable input is low. A high at the enable inputs inhibits counting. Level changes at either the enable input or the down/up input should be made only when the clock input is high. The direction of the count is determined by the level of the down/up input. When low, the counter counts up and when high, it counts down.

These counters are fully programmable; that is, the outputs may be preset to either level by placing a low on the load input and entering the desired data at the data inputs. The output will change to agree with the data inputs independently of the level of the clock input. This feature allows the counters to be used as modulo-N dividers by simply modifying the count length with the preset inputs.

The clock, down/up, and load inputs are buffered to lower the drive requirement which significantly reduces the number of clock drivers, etc., required for long parallel words.

Two outputs have been made available to perform the cascading function: ripple clock and maximum/minimum count. The latter output produces a high-level output pulse with a duration approximately equal to one complete cycle of the clock when the counter overflows or underflows. The ripple clock output produces a low-level output pulse equal in width to the low-level portion of the clock input when an overflow or underflow condition exists. The counters can be easily cascaded by feeding the ripple clock output to the enable input of the succeeding counter if parallel clocking is used, or to the clock input if parallel enabling is used. The maximum/minimum count output can be used to accomplish look-ahead for high-speed operation.

Series 54' and 54LS' are characterized for operation over the full military temperature range of -55°C to 125°C ; Series 74' and 74LS' are characterized for operation from 0°C to 70°C .



2.2 Forbind SN74191

- indikator til alle udgange

2.3 Tilfør clock-impulser

- lav frekvens

2.4 Forbind indgangene

- load "1"
- data til 0110
- enable "0"
- down/up "0"



- tælles der op eller ned?


- hvornår er maksimum/minimum "I" ?

- hvornår er der "0" på ripple-clock?

- enable forbindes til 1
- load forbindes kortvarigt til 0
- hvad står der på udgangene DCBA ?

- hvad sker der på udgangen ?

- hvad sker der på udgangen ?



DISPOSITION

1. Skifteregister

UDSTYR

Øvelsespanel, SN74194

1. SKIFTEREGISTER


1.1 SN74194

TTL
MSI

TYPES SN54194, SN54LS194, SN54S194, SN74194, SN74LS194, SN74S194 4-BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTERS

- Parallel Inputs and Outputs
- Four Operating Modes:
 - Synchronous Parallel Load
 - Right Shift
 - Left Shift
 - Do Nothing
- Positive Edge-Triggered Clocking
- Direct Overriding Clear

TYPE	TYPICAL MAXIMUM CLOCK FREQUENCY	TYPICAL POWER DISSIPATION
'194	36 MHz	195 mW
'LS194	28 MHz	60 mW
'S194	105 MHz	425 mW



description

These bidirectional shift registers are designed to incorporate virtually all of the features a system designer may want in a shift register. The circuit contains 46 equivalent gates and features parallel inputs, parallel outputs, right-shift and left-shift serial inputs, operating-mode-control inputs, and a direct overriding clear line. The register has four distinct modes of operation, namely:

- Parallel (Broadside) Load
- Shift Right (In the direction Q_A toward Q_D)
- Shift Left (In the direction Q_D toward Q_A)
- Inhibit Clock (Do nothing)

Synchronous parallel loading is accomplished by applying the four bits of data and taking both mode control inputs, S_0 and S_1 , high. The data is loaded into the associated flip-flop and appears at the outputs after the positive transition of the clock input. During loading, serial data flow is inhibited.

Shift right is accomplished synchronously with the rising edge of the clock pulse when S_0 is high and S_1 is low. Serial data for this mode is entered at the shift-right data input. When S_0 is low and S_1 is high, data shifts left synchronously and new data is entered at the shift-left serial input.


Clocking of the flip-flop is inhibited when both mode control inputs are low. The mode controls of the SN54194/SN74194 should be changed only while the clock input is high.

FUNCTION TABLE													
INPUTS						OUTPUTS							
CLEAR	MODE		CLOCK	SERIAL		PARALLEL				Q _A	Q _B	Q _C	Q _D
	S ₁	S ₀		LEFT	RIGHT	A	B	C	D				
L	X	X	X	X	X	X	X	X	X	L	L	L	L
H	X	X	L	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}
H	H	H	↑	X	X	a	b	c	d	a	b	c	d
H	L	H	↑	X	H	X	X	X	X	H	Q _{An}	Q _{Bn}	Q _{Cn}
H	L	H	↑	X	L	X	X	X	X	L	Q _{An}	Q _{Bn}	Q _{Cn}
H	H	L	↑	H	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	H
H	H	L	↑	L	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	L
H	L	L	X	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}

H = high level (steady state)
L = low level (steady state)
X = irrelevant (any input, including transitions)
↑ = transition from low to high level
a, b, c, d = the level of steady state input at inputs A, B, C, or D, respectively
Q_{A0}, Q_{B0}, Q_{C0}, Q_{D0} = the level of Q_A, Q_B, Q_C, or Q_D, respectively, before the indicated steady-state input conditions were established
Q_{An}, Q_{Bn}, Q_{Cn}, Q_{Dn} = the level of Q_A, Q_B, Q_C, Q_D, respectively, before the most recent ↑ transition of the clock.



1.2 Blokdiagram af SN74194




1.3 Forbind SN74194

- indikator til alle udgange

1.4 Parallelindlæs den binære værdi 0001

- input A = LSB


1.5 Optag impulsplanen for kredsløbet i "Shift right" mode - manual clock



1.6 Forbind SN74194 som re-cirkulerende "Shift right" register


1.7 Parallelindlæs den binære værdi 1001

1.8 Optag impulsplanen for kredsløbet - manual clock



1.9 Parallelindlæs den binære værdi 1100


1.10 Optag impulsplanen for kredsløbet i "Shift left" mode - manual clock



1.11 Forbind SN74194 som re-cirkulerende "Shift left" register

1.12 Parallelindlæs den binære værdi 0110

1.13 Optag impulsplanen for kredsløbet - manual clock



DISPOSITION


1. Ringtæller
2. Johnson-tæller

UDSTYR

Øvelsespanel

1. RINGTÆLLER

- ### 1.1 Opbyg kredsløbet som vist



- 1.2 Set kredsløbet
 - til 1000
 - med reset og set
- 1.3 Optag impulsplan
 - manuel clock

1.4 Beskriv kredsløbets virkemåde

[illegible]


1.5 Udfyld sandhedstabel

D	C	B	A	Clock
				0
				1
				2
				3
				4
				5
				6
				7
				8
				9
				10
				11



2. JOHNSON-TÆLLER

2.1 Opbyg kredsløb



2.2 Reset kredsløbet

2.3 Udfyld sandhedstabel - manuel clock

D	C	B	A	Cp
				0
				1
				2
				3
				4
				5
				6
				7
				8
				9
				10
				11

- hvor mange clock-impulser skal der til for at invertere informationen ?

2.4 Beskriv kredsløbets virkemåde



DISPOSITION


1. Opstilling
2. Programmering
3. Udlæsning

UDSTYR

Øvelsespanel, D/A-konverter, oscilloskop, SN7489


1. OPSTILLING

1.1 Opbyg viste opstilling



1.2 RAM

- RAM'en er en $16 \cdot 4$ bit RAM, dvs. der kan lagres 16 ord bestående af 4 bit hver
- hvor i lageret informationen placeres eller hentes ud, bestemmes af adresseindgangene A, B, C, D
- med ME og WE styres, om der skal indlæses, udlæses, eller om lageret skal blokeres
- lageret kan kun huske den indlæste information, så længe spændingen er tilsluttet
- på D_1 , D_2 , D_3 , D_4 indsættes den information, der skal lagres på den adresse, der er bestemt af A, B, C, D




2. PROGRAMMERING

2.1 Data

- de data, der her skal indlæses, består af en sinuskurve

2.2 Aflæs data fra kurvebladet

- husk, at information bibeholdes på udgangen, indtil næste adresse er indkodet






Adresse	D ₄	D ₃	D ₂	D ₁
0				
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				
11				
12				
13				
14				
15				

3. UDLÆSNING

- 3.1 Tilslut oscilloskop
 - til udgangen D/A-konverteren
- 3.2 Tilfør adressetælleren clock-impulser
 - med høj frekvens
- 3.3 Tegn oscilloskopbilledet
 - trig int.




2.3 Indlæs data

- reset adressetælleren til 0
- indsæt data på D₄, D₃, D₂, D₁
- indsæt et kortvarigt 0 på WE, data 0 er nu indlæst
- clock frem til næste adresse, indlæs data og fortsæt, til alle data er indlæst

ADVARSEL

- der må ikke slukkes for opstillingen, før øvelsen er afsluttet, da det vil slette data

DISPOSITION


1. Digital/analog-konverter

UDSTYR


Øvelsespanel, målepanel, spændingsforsyning ± 15 V, oscilloskop

1. DIGITAL/ANALOG-KONVERTER

1.1 Målepanel



1.2 Forbind viste måleopstilling



1.3 Clock NBCD-tælleren til 0000
- juster OFFSET

1.4 Juster GAIN til full scale =
10 V

1.5 Tilfør A, B, C og D viste inputkombinationer

- mål U_o
- udfyld skema

Input				Output U_o
D	C	B	A	
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	



1.6 Hvor stor er forstærkningen fra A til udgangen ?

1.7 Hvor stor er forstærkningen fra B til udgangen ?

1.8 Hvor stor er forstærkningen fra C til udgangen ?

1.9 Hvor stor er forstærkningen fra D til udgangen ?

1.10 Tilslut NBCD-tælleren en clock-frekvens på 1 kHz

1.11 Tegn oscilloskopbilledet af U_o 

1.12 Misjuster GAIN

- tegn oscilloskopbilledet i pkt. 1.11
- mærk kurven "GAIN-fejl"

1.13 Juster GAIN til korrekt værdi

1.14 Misjuster OFFSET

- tegn oscilloskopbilledet i pkt. 1.11
- mærk kurven "OFFSET-fejl"

1.15 Beskriv forskellen mellem en "GAIN-fejl" og en "OFFSET-fejl"



DISPOSITION


1. Målepanel
2. A/D-konverter

UDSTYR

Målepanel, oscilloskop, meterkalibrator

1. MÅLEPANEL

1.1 Diagram



1.2 Juster Zero-potentiometer

- kortslut ben 1 på MC1405L til stel
- juster til 0000 visning
- fjern kortslutning

1.3 Juster OFFSET-potentiometer

- kortslut indgangen til stel
- juster til 0000 visning
- fjern kortslutning

1.4 Juster attenuator

- tilslut indgangen en spænding på 19,99 V
- mål spændingen på MC1405L ben 1
- indstil indgangsattenuatoren, til der måles 1,999 V

1.5 Juster Zero-potentiometer

- kortslut indgangen til stel
- juster til 0000 visning

- 1.6 Juster full scale-potentiometer
- tilslut indgangen en spænding på 19,995 V
 - juster til skift mellem 1999 visning og "overrange"

- 1.7 Gentag pkt. 1.5 og pkt. 1.6 nogle gange


2. A/D-KONVERTER

- 2.1 Tilslut CH2 på oscilloskopet til p6 på MC1405
- tilslut CH1 til p7 på MC1405
 - mål differentielt mellem p6 og p7

- 2.2 Trig Ext + på MC1405/p9

- 2.3 Tilslut 15 V til indgangen på kredsløbet

- 2.4 Tegn oscilloskopbilledet
- mærk kurven 15 V



- 2.5 Tilslut 10 V til indgangen på kredsløbet
- tegn oscilloskopbilledet som pkt. 2.4
 - mærk kurven 10 V

- 2.6 Tilslut 5 V til indgangen på kredsløbet
- tegn oscilloskopbilledet i pkt. 2.4
 - mærk kurven 5 V

- 2.7 I hvor lang tid går slopen i positiv retning ved 5, 10 og 15 V?

5 V - _____ s

10 V - _____ s

15 V - _____ s

- 2.8 Beskriv forholdet mellem hældningen på den positive slope og indgangsspændingen

- 2.9 Beskriv forholdet mellem hældningen på den negative slope og indgangsspændingen


- 2.10 Hvilket forhold er der mellem indgangsspændingen og den tidsmæssige længde af den negative slope ?



1. Hvilken kurveform er ikke en impuls?
- Symmetrisk firkant. ☐
- Trekant. ☐
- Sinus. ☐
- Asymmetrisk firkant. ☐
2. Ved en impuls stigetid forstås:
- Den tid det tager for impulsen at vokse fra 0% til 100% af fuld opnåelig amplitude. ☐
- Den tid det tager for impulsen at vokse fra 10% til 90% af fuld opnåelig amplitude. ☐
- Den tid det tager for impulsen at vokse fra 0% til 50% af fuld opnåelig amplitude. ☐
- Den tid det tager for impulsen at vokse fra 20% til 80% af fuld opnåelig amplitude. ☐
3. Varighed af en impuls kan fastlægges:
- Helt entydigt som varigheden ved 50% niveau. ☐
- Helt entydigt som varigheden ved 10% niveau. ☐
- På flere forskellige måder som f.eks. varigheden ved 10%, 50% eller 90% niveau. ☐
- Helt entydigt som varigheden ved 90% niveau. ☐
4. Pausetiden på en impuls må være den tid, hvor impulsniveauet er:
- Tiden mellem stige- og faldetiden. ☐
- Positivt. ☐
- Negativt. ☐
- 0 V. ☐
5. Impulstiden for en negativ impuls er den tid, hvor impulsniveauet er:
- Negativt. ☐
- Positivt. ☐
- Negativt eller positivt. ☐
- 0 V. ☐

Navn: _____ Trin: _____ Dato: / 19 Godk.: _____ 115

6. Impulsamplituder måles i:
- Spids- til spidsværdi. ☐
 - Middelværdi. ☐
 - Effektværdi. ☐
 - Øjebliksværdi. ☐
7. Følgende vil finde sted, hvis pausetiden på en firkantspænding øges, idet impulstiden forbliver konstant:
- Impulsrepetitionsfrekvensen forbliver konstant. ☐
 - Impulsrepetitionsfrekvensen mindskes. ☐
 - Impulsrepetitionsfrekvensen øges. ☐
 - Impuls-pauseforholdet forbliver uændret. ☐
8. Frekvensen er 25 kHz på positive firkantimpulser. Impulslængden er 30 μ s.
- Hvor længe varer pausen?
- 10 μ s ☐
 - 0 μ s ☐
 - 20 μ s ☐
 - 30 μ s ☐
9. Impulsrepetitionsfrekvensen forudsættes konstant.
- Hvilket er da rigtigt:
- Forholdet mellem impuls-pauseforholdet skal være konstant. ☐
 - Impulstiden kan varieres, medens pausetiden fastholdes. ☐
 - Forholdet mellem impuls-pausetiden kan varieres. ☐
 - Pausetiden kan varieres, medens impulstiden fastholdes. ☐



10. Ovenstående kurve stammer fra et oscilloskop, som er indstillet til en sweep hastighed på 100 μ s/div. og en følsomhed på 20 mV/div. Svarende hertil er følgende korrekt:
- | Stigetid | Faldetid | U_{pp} | |
|-------------|-------------|----------|--------------------------|
| 500 μ s | 500 μ s | 90 mV | <input type="checkbox"/> |
| 350 μ s | 500 μ s | 45 mV | <input type="checkbox"/> |
| 300 μ s | 250 μ s | 110 mV | <input type="checkbox"/> |
| 100 μ s | 250 μ s | 110 mV | <input type="checkbox"/> |
| 280 μ s | 370 μ s | 110 mV | <input type="checkbox"/> |



-
- A 10x10 grid of dots on a white background, intended for graphing the function $y = \frac{1}{2}x^2$.

-
-
-


-
-
-

- 60% af den spænding, den var ladet op til.



5. Hvor stor vil U_C være 5 sekunder efter, kontakten k er sluttet?

Kondensatoren var afladt ved forsøgets start.



6. En kondensator på $0,1 \mu F$, som er ladet op til $1,4$ volt, aflades gennem $47 k\Omega$.

Hvor stor er U_C efter $10 ms$?







1. På det viste RC led er påtrykt en positiv gående tidssymmetrisk fir-kantspænding $10 V_{pp}$ med frekvensen 250 Hz .

- A ☐
B ☐
C ☐
D ☐
E ☐

Hvordan ser spændingen ud over C?

5 mm vandret = 1 ms




5 mm lodret = 5 V





2. Bestem det rigtige output.

- A ☐
B ☐
C ☐
D ☐
E ☐








3. Generatoren i opstillingen leverer symmetriske firkantimpulser af størrelsen $10 V_{SS}$.

Udgangssignalet u_o vil da have et udseende som vist i figur.

- A ☐
B ☐
C ☐
D ☐
E ☐



4. For det viste leds DC komponent på udgangen gælder følgende:



Den er proportional med hældningen på indgangskurveformen. ☐


Den er uafhængig af impuls-pauseforholdet på grund af kondensatorens stabiliserende virkning. ☐

Den er proportional med arealet af indgangsimpulserne. ☐

Den bliver større, hvis pausen bliver større, idet kondensatoren ikke kan nå af aflade. ☐



5. For det viste leds udgangsspænding gælder følgende:



Den er proportional med arealet af indgangsimpulserne. ☐

Dens amplitude er afhængig af impuls-pauseforholdet. ☐


Hvis der tilføres positive firkantimpulser, forekommer der kun positive spændinger på udgangen. ☐

Den er proportional med hældningen på indgangskurveformen. ☐

6. En symmetrisk firkantspænding er blevet differentieret ved hjælp af et CR led.

Frekvensen er 50 kHz, modstanden $10 \text{ k}\Omega$ og kondensatoren 1 nF .

Hvilken af de viste kurveformer er den rette?




A ☐
B ☐
C ☐
D ☐
E ☐




1. Tegn principdiagram af en serie-diodebegrænser.

2. Tegn principdiagram af en parallel-diodeklipper.


3. Tegn udgangssignal for den viste begrænser.



4. Tegn udgangssignal for den viste begrænser.




5. Tegn udgangssignal med angivne spændinger, idet dioderne betragtes som ideelle af den viste klipper.






1. Tegn udgangssignalet for den viste clamper med angivelse af nul-linie.




2. Indgangen af en clamper tilsluttes en firkantspænding med de angivne spændingsniveauer.

På udgangen tilsluttes et jævn-spændingsinstrument.


Hvilken spænding vil instrumentet vise?




3. Tegn udgangssignalet for den viste clamper og angiv spændinger.



4. Tegn udgangssignalet for den viste clamper og angiv spændinger.





Nedenstående symboler anvendes i
opgave 1 til 6.




a.




b.




c.



d.



e.



f.

1. Symbol a viser en :

- Trigger DIAC ☐
 DIAC ☐
 SUS ☐
 Shockley-diode ☐
 SCR ☐

2. Symbol b viser en :

- Trigger DIAC ☐
 DIAC ☐
 TRIAC ☐
 Shockley-diode ☐
 SCR ☐

3. Symbol c viser en :

- Trigger DIAC ☐
 SCS ☐
 DIAC ☐
 Shockley-diode ☐
 SCR ☐

4. Symbol d viser en :

- Trigger DIAC ☐
 DIAC ☐
 TRIAC ☐
 SCS ☐
 SCR ☐

5. Symbol e viser en :

- Trigger DIAC ☐
 TRIAC ☐
 SCS ☐
 SCR ☐
 LASCS ☐

6. Symbol f viser en :

- Trigger DIAC ☐
 TRIAC ☐
 SCS ☐
 SCR ☐
 LASCS ☐


Navn: _____ Trin: _____ Dato: _____ / 19 _____ Godk.: _____




7. Påfør symbolet terminalbetegnelser.



8. Påfør symbolet terminalbetegnelser.




9. Ækvivalentdiagrammet viser en :



- SCR ☐
 TRIAC ☐
 DIAC ☐
 SCS ☐
 SBS ☐

10. Ækvivalentdiagrammet viser en :



- SCR ☐
 TRIAC ☐
 DIAC ☐
 SCS ☐
 SBS ☐




11. På hvilke måder kan en SCR bringes til at lede?

12. På hvilke måder kan en SCR bringes i OFF?

13. Hvad sker der med "Breakover Voltage", hvis gatestrømmen øges i en SCR?

14. Tegn karakteristikken for en trigger DIAC.




15. Kan en DIAC lede i begge retninger?

Ja ☐
Nej ☐


16. Kan en TRIAC lede i begge retninger ?

Ja ☐
Nej ☐


17. En TRIAC leder i 90° af hver halvperiode i en sinusspænding.



a. Tegn spændingskurven over TRIAC'en.



b. Tegn kredsløbsstrømmens udseende.






1. For en LDR-modstand er følgende påstand rigtig:

Modstandsværdien stiger ved stigende belysning ☐

Modstandsværdien falder ved stigende belysning ☐

2. For kredsløbet gælder:



Lampen lyser ved stigende belysning ☐

Lampen slukkes ved stigende belysning ☐

3. En LDR har i mørke en modstandsværdi på ca.:

10 M Ω ☐

100 Ω ☐


4. Tegn diagramsymbolet for en fotodiode.

5. For en fotodiode er følgende påstand rigtig:

Lækstrømmen stiger ved stigende belysning ☐

Lækstrømmen falder ved stigende belysning ☐

6. For viste kredsløb gælder:



Ved stigende belysning stiger kollektorspændingen ☐

Ved stigende belysning falder kollektorspændingen ☐

Navn: _____ Trin: _____ Dato: ____/____/____ Godk.: _____



7. Hvor stor en spænding kan måles over en LED, der lyser ?

0,5 til 0,7 V ☐
1 til 2 V ☐
0,2 til 0,5 V ☐
2 til 5 V ☐

8. Hvad sker der med det udsendte lys fra en LED, hvis diodestrømmen øges ?

LED'en lyser svagere ☐
LED'en lyser kraftigere ☐

9. Hvilken "cut-off"-frekvens har fotodioden BPX 42 ?

10. Hvor stor en spænding kan forventes målt på anoden af et nixie-rør, der lyser ?

11. Hvorfor kaldes et nixie-rør også koldkatoderør ?



1. Hvad forstås der ved et integreret kredsløb?


2. Hvad forstås der ved tynd- og tykfilm?

3. Hvad forstås der ved et monolitisk kredsløb?

4. Hvad forstås der ved analog-teknik?

5. Hvad forstås der ved digital-teknik?

Navn: _____ Trin: _____ Dato: ____ / ____ 19 ____ Godk.: _____



6. Kodningen på et integreret kredsløb er TBA 540BQ.

Hvad kan der læses ud af denne kode?

Ref. Philips Pocket Book eller TI: Integreret kredsløb

7. Ref. TAA 263, Philips Pocket Book eller TI: Integreret kredsløb


a. Hvilket anvendelsesformål har TAA 263?


b. Hvor stor er forstærkningen i dB?

c. Hvor stor forsyningsspænding skal IC'en arbejde med?

d. Hvilken hustype er anvendt?

e. Indtegn signalvejen på diagrammet over IC'en





1. Hvad betyder følgende forkortelser?

RTL

DTL

HLL

TTL

ECL

MOS

CMOS

2. Hvilken fordel har et HLL-kredsløb i forhold til et DTL-kredsløb?

3. Hvilken fordel har et TTL-Schottky-kredsløb i forhold til et standard TTL-kredsløb?

4. Hvilket spændingsområde accepteres som logisk "0" af en TTL-gate?

5. Hvilket spændingsområde accepteres som logisk "1" af en TTL-gate?

6. Hvor stor en støjmargen har en TTL-gate?

Navn: _____ Trin: _____ Dato: / 19 Godk.: _____

7. Hvor stor er arbejdsfrekvensen for :

En TTL-gate ?

En TTL-Schottky-gate ?

En ECL-gate ?

En CMOS-gate ?

8. Hvor stor er støjmarginen på en CMOS-gate ?

9. Hvad betyder udtrykket "fan out"?

10. Hvor stor er "fan out" på :

En DTL-gate ?

En TTL-gate ?

En CMOS-gate ?

En ECL-gate ?

11. Hvilke fordele har CMOS-kredsløb ?



1. Hvilket problem kan en TTL-trigger-probe løse, når man ønsker at undersøge en lille del af en sekvens med et oscilloskop?

2. Hvordan anvendes en "Logic clip" til fejlsøgning?

3. Kan en Hewlett Packard logic probe (10525T) indikere, om en spænding ligger mellem logisk "0" og logisk "1"?


Ja ☐
Nej ☐

4. Hvorkan kan en kortslutning til stel konstateres med en "Logic probe" og en "Logic pulser"?

5. Hvilken spænding viser et universalinstrument, hvis der måles på en impulssekvens?



Peak-værdien ☐
Effektivværdien ☐
Middelværdien ☐

Navn: _____ Trin: _____ Dato: / 19 Godk.: _____ 137





6. Det viste kredsløb testes med kar-
naughkort display og oscilloskop,
kredsløbet er OK.

Hvad viser oscilloskopet?




7. Hvad viser oscilloskopbilledet for
kredsløbet i opgave 6, hvis out-
put fra NOR-gaten konstant er
 U_{CC} ?





1. Skriv de tidsbestemmende komponenter for den viste multivibrator.



2. Det er karakteristisk for en astabil multivibrator, at:

- Den har ikke nogen stabil stilling. ☐
- Den har to stabile stillinger. ☐
- Den har en stabil stilling. ☐
- Den er følsom overfor indgangssignalets amplitude. ☐

3. Pausetiden i punktet U_{C2} på den viste multivibrator i opgave 1 er bestemt af:

$$C_2 \cdot R_{B1} \cdot 2,2 \quad \square$$


$$C_1 \cdot R_{B2} \cdot 0,7 \quad \square$$

$$C_2 \cdot R_{B1} \cdot 0,7 \quad \square$$

$$C_1 \cdot R_{C1} \cdot 0,7 \quad \square$$

4. Som output ønskes en firkantspænding med repetitionsfrekvensen 10 kHz og med 25 μs brede impulser.

Bestem de manglende komponenter.








$$C_1 =$$


$$C_2 =$$



5. Signalerne på T_2 , målt på henholdsvis kollektor og base, vil ved hjælp af et dobbeltstråleoscilloskop se ud som vist i figur:


- A ☐
B ☐
C ☐
D ☐
E ☐






6. Tegn de fire kurver U_{C1} , U_{B1} , U_{C2} og U_{B2} tidsmæssigt sammenfaldende og med 0 volt angivet præcist.


Timebase alle kurver: $10 \mu\text{s}/\text{cm}$
 $Y = 1 \text{ V}/\text{div.}$





U_{C1}




U_{B1}



 U_{C_2}  U_{B_2} 



1. Skriv de tidsbestemmende komponenter for den viste multivibrator.



2. Det er karakteristisk for en monostabil multivibrator, at:

Den har ikke nogen stabil stilling. ☐

Den har to stabile stillinger. ☐

Den har en stabil stilling. ☐

Den har to ustabile stillinger. ☐

3. For den viste multivibrator i opgave 1 gælder:

Udgangssignalets stigetid på kollektoren af Q_1 er hovedsagelig bestemt af turn-off tiden på Q_1 . ☐

Der er ingen forskel på udgangssignalets stigetider på kollektorerne af Q_1 og Q_2 . ☐


Den bedste stigetid opnås på kollektoren af Q_1 i forhold til Q_2 . ☐

Den bedste stigetid opnås på kollektoren af Q_2 i forhold til Q_1 . ☐




4. Multivibratoren triggles med det anførte triggersignal.

Hvilke af de viste udgangssignaler er i overensstemmelse med triggersignalet ?




- A ☐
B ☐
C ☐
D ☐
E ☐






5. Multivibratoren får tilført det viste indgangssignal.




Input



$50 \mu s = 1 \text{ tern}$

Indtegn output U_{C_2} på testbesvarelsen således, at der er tidsmæssig overensstemmelse med input.

Output





1. Det er karakteristisk for en bistabil multivibrator, at:


Den har ikke nogen stabil stilling. ☐

Den har to stabile stillinger. ☐

Den har en stabil stilling. ☐

Den er følsom overfor indgangssignalets amplitude. ☐

2. Den viste multivibrator ændrer stilling på:



Forkanten af en positiv firkantimpuls. ☐

Bagkanten af en negativ firkantimpuls. ☐

Bagkanten af en positiv firkantimpuls. ☐

Både for- og bagkant af en positiv firkantimpuls. ☐

3. De to dioders funktion i den viste multivibrator i opgave 2 er, at:

Udelukke, at de positive forkanter fra styresignalet skifter den transistor, som er OFF. ☐


Beskytte transistorerne mod for store spændinger på basen. ☐

Muliggøre, at transistoren kan arbejde på en højere skiftefrekvens. ☐

Udelukke, at de negative bagkanter fra styresignalet skifter den transistor, som er ON. ☐

4. Output fra en astabil multivibrator ledes til to bistabile multivibrators, der arbejder som to-dele-


re.
Output fra den sidste bistabile multivibrator vil da komme til at se således ud:




t_{puls}	t_{pause}	
200 μs	200 μs	<input type="checkbox"/>
6,3 μs	25 μs	<input type="checkbox"/>
25 μs	6,3 μs	<input type="checkbox"/>
100 μs	400 μs	<input type="checkbox"/>
400 μs	100 μs	<input type="checkbox"/>
100 μs	300 μs	<input type="checkbox"/>

5. Tegn output fra Q_1 således, at dette er tidsmæssigt korrekt sammenfaldende med det viste input.


Det forudsættes, at Q_1 er OFF og Q_2 ON før input.



Input




Output





1. Anslå upper trigger level, lower trigger level samt hysteresen på viste Schmitt-trigger.




$$U_{UTL} = \underline{\hspace{2cm}}$$

$$U_{LTL} = \underline{\hspace{2cm}}$$

$$U_H = \underline{\hspace{2cm}}$$


2. Anslå upper trigger level, lower trigger level, samt hysteresen på viste Schmitt-trigger.




$$U_{UTL} = \underline{\hspace{2cm}}$$

$$U_{LTL} = \underline{\hspace{2cm}}$$

$$U_H = \underline{\hspace{2cm}}$$




1. Angiv den kurveform, man kan forvente at finde i det angivne punkt for opstillingen.




- A ☐
B ☐
C ☐
D ☐
E ☐


A




B



C




D



E




2. Angiv den kurveform, man kan forvente at finde i det angivne punkt for opstillingen.




- A ☐
B ☐
C ☐
D ☐
E ☐


A




B



C



D




E






3. Angiv den kurveform, man kan forvente at finde i det angivne punkt for opstillingen.




- A ☐
B ☐
C ☐
D ☐
E ☐


A




B



C




D




E



4. Angiv for den viste oscillator, hvilke komponenter der har betydning for oscillatorfrekvensen.

 $R_1 - R_2$ ☐ $R_2 - C$ ☐ $R_3 - R_1$ ☐ $R_1 - C$ ☐ $R_3 - C$ ☐

5. Angiv for den viste karakteristik, hvad det angivne punkt benævnes.



Valley-point

☐

Peak-point

☐

Saturation region

☐

Cut-off region


☐

Negative resistance region

☐



6. Angiv for den viste karakteristik, hvad det angivne punkt benævnes.



Valley-point

☐

Peak-point

☐

Saturation region

☐


Cutt-off region

☐

Negative resistance region

☐

7. Angiv for den viste karakteristik, hvordan det angivne område benævnes.



Valley-point

☐

Peak-point

☐

Saturation region

☐


Cut-off region

☐

Negative resistance region

☐

8. Angiv for den viste karakteristik, hvordan det angivne område benævnes.



Valley-point

☐

Peak-point

☐

Saturation region

☐


Cutt-off region

☐

Negative resistance region

☐

9. Angiv for den viste karakteristik, hvordan det angivne område benævnes.



Valley-point

☐

Peak-point

☐

Saturation region

☐

Cutt-off region

☐

Negative resistance region

☐



1. Tegn et diagram af en emitterkoblet astabil multivibrator.

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

2. Hvad sker der med frekvensen, dersom den nederste spændingsdelermodstand til én af baserne gøres mindre?

.....

.....

.....

.....

3. Hvad sker der med frekvensen, dersom kondensatoren mellem de to emittere gøres mindre?

.....

.....

.....

.....

.....

.....

.....

.....

4. Hvad bevirker en forøgelse af modstandsværdien i den ene emittermodstand?

.....

.....

.....

.....

.....



.....

.....

.....



1. Viste BMV har to stabile tilstande,



Hvilke arbejds punkter svarer det til?

2. Multivibratoren befinder sig i pkt. A og tilføres en negativ impuls.

Hvad sker der ?

3. Multivibratoren befinder sig i pkt. A og tilføres en positiv impuls.

Hvad sker der ?

4. Multivibratoren befinder sig i pkt. C og tilføres en negativ impuls.

Hvad sker der ?

5. Multivibratoren befinder sig i pkt. C og tilføres en positiv impuls.

Hvad sker der ?




6. Bestem ved hjælp af databladet for SN74121 impulslængden, når $R_T = 10 \text{ k}\Omega$ og $C_T = 1 \text{ nF}$.

7. Hvor længe må en standard TTL-gate være i det udefinerede område ved et skift fra 1 \rightarrow 0?



1. Find på viste comperator:

- Største udgangsspænding
- Mindste udgangsspænding
- Den indgangsspænding, der får comperatoren til at skifte på output





$$U_{O \text{ maks.}} = \underline{\hspace{2cm}}$$

$$U_{O \text{ min.}} = \underline{\hspace{2cm}}$$

$$U = \underline{\hspace{2cm}}$$

2. Find spændingerne på hysteresekurven for viste comperator.





1. Hvilken værdi i decimalsystemet repræsenterer :

$$1101_2 =$$

$$1001_2 =$$

$$11110_2 =$$

$$101101_2 =$$

$$11100011_2 =$$

$$101_2 =$$

$$11_2 =$$

$$11111_2 =$$

$$10000_2 =$$

$$111101001_2 =$$

2. Hvilken værdi i det binære talsystem repræsenterer :

$$257_{10} =$$

$$68_{10} =$$

$$7_{10} =$$

$$33_{10} =$$

$$10_{10} =$$

$$6_{10} =$$

$$159_{10} =$$

$$97_{10} =$$

$$615_{10} =$$

$$2436_{10} =$$



3. Vi ønsker at vise et binært tal med en række lamper således, at hvis en lampe er ON (lyser), betyder det 1, og er en lampe OFF (slukket), betyder det 0.

a. Hvor mange lamper er nødvendige for at vise ethvert tal fra 1_{10} til 99_{10} i binært kode?

b. Hvor mange lamper er ON, hvis tallet 78_{10} vises i binært?

c. Hvad er det højeste tal vi kan vise med disse lamper?

4. Konverter nedenstående decimalbrøker til binære brøker, maks. 5 bit efter binærpunktet.

$0,66 =$

$0,75 =$

$0,48 =$

$0,125 =$

$0,082 =$

$0,975 =$

$0,097 =$

$0,423 =$

$0,163 =$

$0,375 =$

5. Konverter nedenstående binære brøker til ægte brøker.

$0,111 =$

$0,01 =$

$0,1011 =$

$0,1 =$

$0,101 =$



Løs følgende opgaver:

$$\begin{array}{r} 1. \quad \quad 111 \\ + \quad 1011 \\ \hline \end{array}$$

$$\begin{array}{r} 2. \quad \quad 1101 \\ + \quad 11001 \\ \hline \end{array}$$

$$\begin{array}{r} 3. \quad \quad 1111 \\ + \quad 0001 \\ \hline \end{array}$$

Løs følgende opgaver binært efter R-1-metoden:

$$\begin{array}{r} 4. \quad \quad 7 \\ - \quad 5 \\ \hline \end{array}$$

$$\begin{array}{r} 5. \quad \quad 6 \\ - \quad 3 \\ \hline \end{array}$$

$$\begin{array}{r} 6. \quad \quad 14 \\ - \quad 6 \\ \hline \end{array}$$

Navn: _____ Trin: _____ Dato: / 19 Godk.: _____ 165



Løs følgende opgaver binært :

7. $9 \cdot 7$


8. $11 \cdot 3$

9. $4 \cdot 7$

10. $15 : 5$

11. $12 : 3$

12. $8 : 3$





5. Skriv Excess-3-koden med tilhørende decimalværdier.

A full-page sheet of white graph paper with a uniform black grid. The grid consists of small squares, approximately 10 units wide by 20 units high. There are no margins, text, or other markings on the page.



Tegn symbol efter amerikansk norm,
udfyld sandhedsskema og angiv Booles
udtryk for en AND, OR, INVERTER,
(excl. NOR).

Symbol	Booles udtryk	Sandhedsskema
AND		
OR		
INV		
NAND		
NOR		

Navn: _____ Trin: _____ Dato: / 19 Godk.: _____ 169



1. En 3-input positive NAND-gate, SN7410, skal anvendes i negativ logik.

- a. Udfyld sandhedstabel for funktionen i negativ logik.
b. Skriv det booleske udtryk for funktionen i negativ logik.

A	B	C	Y

Y = _____

2. En 3-input positive AND-gate, SN7411, skal anvendes i negativ logik.

- a. Udfyld sandhedstabel for funktionen i negativ logik.
b. Skriv det booleske udtryk for funktionen i negativ logik.

A	B	C	Y

Y = _____

3. En 2-input positive NOR-gate, SN7402, skal anvendes i negativ logik.

- a. Udfyld sandhedstabel for funktionen i negativ logik.
b. Skriv det booleske udtryk for funktionen i negativ logik.

A	B	Y

Y = _____


4. En 2-input positive OR-gate, SN7432, skal anvendes i negativ logik.

- a. Udfyld sandhedstabel for funktionen i negativ logik.
b. Skriv det booleske udtryk for funktionen i negativ logik.


A	B	Y

Y = _____

Navn: _____ Trin: _____ Dato: / 19 Godk.: _____ 171



5. Den viste diodegate anvendes i positiv logik.




A	B	Y

- a. Udfyld sandhedstabel for funktionen i positiv logik.
b. Skriv det booleske udtryk for funktionen i positiv logik.

Y = _____

6. Den viste diodegate anvendes i negativ logik.



A	B	Y

- a. Udfyld sandhedstabel for funktionen i negativ logik.
b. Skriv det booleske udtryk for funktionen i negativ logik.

Y = _____



Reducer følgende booleske udtryk
og tegn diagram af det reducerede
udtryk.

1. $\overline{A}\overline{B} + \overline{A}\overline{B}C + \overline{A}\overline{B}C$

2. $AB + \overline{A}\overline{C} + CB.$


3. $\overline{A}\overline{B} + \overline{A}\overline{B}\overline{C} + \overline{A}C.$

4. $ABC + \overline{A}BC + B\overline{C} + AD + \overline{A}D.$

5. $AC(B + \overline{D}) + AC(\overline{B} + E).$




6. Find det booleske udtryk og reducer.




$X =$ _____

7.



$X =$ _____

8.



$X =$ _____

Udlæs karnaughkortene.

9.

C \ AB	AB			
	00	01	11	10
0	1	1	1	1
1		1		

$X =$ _____



10.

CD \ AB	AB			
	00	01	11	10
00				
01		1	1	
11	1	1	1	1
10	1			1


 $X =$

11.

CD \ AB	AB			
	00	01	11	10
00	1			1
01	1	1		
11			1	1
10				1

 $X =$ $\bar{X} =$

12. Skal der tilføres logisk "0" eller "1" til X for at få $Q = 1$?

 $X =$



13. Simplificer ved hjælp af sandhedstabel $Q = A(B + \overline{BC}) + \overline{A}BC$.

14. Transformer viste udtryk for AND og OR udtryk ved hjælp af de Morgans. $\overline{A}B + \overline{C}D$.


15. Anvend de Morgans love til at reducere udtrykket:

$$\overline{A} + \overline{B} + (\overline{\overline{AC} + \overline{B}}) + C.$$

16. Hvilken gate har følgende booleske funktion?

$$\overline{A} + \overline{B}.$$

17. Find funktionen af følgende kredsløb.



Udfyld sandhedstabellen.

X =

A	B	C	Z	Y	X




Indsæt funktionen i karnaughkoret og find det reducerede udtryk.

C \ AB	00	01	11	10
	0			
1				

X = _____

Tegn det nye kredsløb.

18. Find funktionen af følgende kredsløb.



X = _____

Udfyld sandhedstabellen.

A	B	C	Y	Z	X




Indsæt funktionen i karnaughkortet og find det reducerede udtryk.

C \ AB				
	00	01	11	10
0				
1				

X = _____

Tegn det nye kredsløb.

19. Viste NOR-funktion skal udføres med NAND-gates og invertere.



Tegn kredsløbet med NAND-gates og invertere.

20. Nedenstående EX-OR-funktion skal udføres med NAND-gates, og eventuel INV, tegn kredsløbet.

$$X = \overline{A}B + A\overline{B}$$



1. Hvor stor er V_{IH} og V_{IL} for en SN7451 ?

V_{IH}

V_{IL}

2. Hvor stor er V_{OH} og V_{OL} for en SN7451 ?

V_{OH}

V_{OL}

3. Hvor stor er I_{IH} og I_{IL} for en SN7451 ?

I_{IH}

I_{IL}

4. Hvor stor er I_{OH} og I_{OL} for en SN7451 ?

I_{OH}

I_{OL}

5. Hvor stor er "fan out" for en SN7451 ?

6. Hvor stor er "fan in" for en SN7451 ?

7. Hvor mange inputkombinationer har en gate med otte input ?

8. Hvor mange inputkombinationer har en gate med et input?


9. Hvor mange inputkombinationer har en gate med ti input ?

10. Hvilken funktion har en "strobe"-indgang ?




11. Hvilken funktion har en "expander"-indgang?

12. Skriv den booleske funktion for viste kredsløb.



X =

13. Skriv den booleske funktion for viste kredsløb.



X =



1. Idet der kun anvendes AND, OR og NOT-gates, ønskes der fremstillet et gate-kredsløb, som opfylder følgende betingelser:

Q skal følge A input, når input $B = 0$ og


Q skal følge B input, når input $A = 0$

Funktionen skal være eksklusiv AND-funktion AB , dvs. $AB = 0$.

Start med at fremstille sandhedstabellen.

Tegn kredsløbet.


2. Udfyld sandhedstabellen for viste kredsløb.




A	B	X
0	0	
0	1	
1	0	
1	1	

Skriv det booleske udtryk for kredsløb.

X = _____



3. Udfyld sandhedstabellen for viste kredsløb.



A	B	X
0	0	
0	1	
1	0	
1	1	

Skriv det booleske udtryk for kredsløbet.

X =

4. Kredsløbet i opgave 2 fungerer som en :

Indgangsinverteret NAND-gate ☐
Exclusive OR-gate ☐
Indgangsinverteret NOR-gate ☐
Exclusive NOR-gate ☐

5. Kredsløbet i opgave 3 fungerer som en :


Indgangsinverteret NAND-gate ☐
Exclusive OR-gate ☐
Indgangsinverteret NOR-gate ☐
Exclusive NOR-gate ☐

6. Hvilket tilnavn har en EX-NOR-gate ?


Lighedsdetektor ☐
Ulighedsdetektor ☐
Størrelsesdetektor ☐
Ringdetektor ☐

7. Hvilket tilnavn har en EX-OR-gate ?

Lighedsdetektor ☐
Ulighedsdetektor ☐
Størrelsesdetektor ☐
Ringdetektor ☐



1. Tegn et kredsløb, der kan dekode NBCD-koden til decimaltal.



D	C	B	A	0	1	2	3	4	5	6	7	8	9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

Skriv de booleske udtryk for :

$\overline{0}$ =

$\overline{1}$ =

$\overline{2}$ =

$\overline{3}$ =

$\overline{4}$ =

$\overline{5}$ =

$\overline{6}$ =

$\overline{7}$ =

$\overline{8}$ =

$\overline{9}$ =


Navn: _____ Trin: _____ Dato: / 19 Godk.: _____



Tegn kredsløbet med gates.

2. Tegn et kredsløb, der kan omforme binærkoden til gray-koden.

	Gray				Binary			
	G ₃	G ₂	G ₁	G ₀	B ₃	B ₂	B ₁	B ₀
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	1	0	0	1	0
3	0	0	1	0	0	0	1	1
4	0	1	1	0	0	1	0	0
5	0	1	1	1	0	1	0	1
6	0	1	0	1	0	1	1	0
7	0	1	0	0	0	1	1	1
8	1	1	0	0	1	0	0	0
9	1	1	0	1	1	0	0	1
10	1	1	1	1	1	0	1	0
11	1	1	1	0	1	0	1	1
12	1	0	1	0	1	1	0	0
13	1	0	1	1	1	1	0	1
14	1	0	0	1	1	1	1	0
15	1	0	0	0	1	1	1	1





Start med at skrive det booleske udtryk for de fire udgange.

$$G_0 =$$

$$G_1 =$$

$$G_2 =$$

$$G_3 =$$

Indfør i karnaughkort.

$$G_0$$

	00	01	11	10
00				
01				
11				
10				

$$G_1$$

	00	01	11	10
00				
01				
11				
10				

 G_2

	00	01	11	10
00				
01				
11				
10				


 G_3

	00	01	11	10
00				
01				
11				
10				

Udlæs de reducerede udtryk for G_0 , G_1 , G_2 og G_3 af karnaughkortene.


 $G_0 =$ $G_1 =$ $G_2 =$ $G_3 =$

Tegn kredsløbet.



3. Tegn et kredsløb, der omformer NBCD-koden til excess-3 koden.

	Excess-3				BCD			
	E ₃	E ₂	E ₁	E ₀	D	C	B	A
0	0	0	1	1	0	0	0	0
1	0	1	0	0	0	0	0	1
2	0	1	0	1	0	0	1	0
3	0	1	1	0	0	0	1	1
4	0	1	1	1	0	1	0	0
5	1	0	0	0	0	1	0	1
6	1	0	0	1	0	1	1	0
7	1	0	1	0	0	1	1	1
8	1	0	1	1	1	0	0	0
9	1	1	0	0	1	0	0	1



Start med at skrive de booleske udtryk for de fire udgange.

E₀ =

E₁ =

E₂ =

E₃ =



Indfør i karnaughkort.

 E_0

	00	01	11	10
00				
01				
11				
10				

 E_1

	00	01	11	10
00				
01				
11				
10				

 E_2

	00	01	11	10
00				
01				
11				
10				

 E_3

	00	01	11	10
00				
01				
11				
10				




Udlæs de reducerede udtryk for E_0 , E_1 , E_2 og E_3 af karnaugh-kortene.

 $E_0 =$ $E_1 =$ $E_2 =$ $E_3 =$

Tegn kredsløbet.



1. Skriv det booleske udtryk for udgangene i viste 1-bit-størrelsesdetektor.



"A < B" =


"A = B" =

"A > B" =

2. Tegn diagrammet af en 2-bit-størrelsesdetektor.




1. Skriv det booleske udtryk for viste "Parity bit generator".



Z = _____

2. Skriv det booleske udtryk for viste "Parity bit checker".



Z = _____


3. Hvilken forskel er der mellem parity bit generator og parity bit checker'en ?

4. Hvilket tilnavn har en EX-NOR-gate ?

5. Hvilket tilnavn har en EX-OR-gate ?

Navn: _____ Trin: _____ Dato: ____ / ____ 19 ____ Godk.: _____


6. Udfyld sandhedstabellen for parity bit generatoren.



A	B	C	D	X	Y	Z
0	0	0	0			
0	0	0	1			
0	0	1	0			
0	0	1	1			
0	1	0	0			
0	1	0	1			
0	1	1	0			
0	1	1	1			
1	0	0	0			
1	0	0	1			
1	0	1	0			
1	0	1	1			
1	1	0	0			
1	1	0	1			
1	1	1	0			
1	1	1	1			

7. Hvilke af de viste koder har korrekt lige paritet, parity bit → LSB ?

- 01100 ☐
- 01110 ☐
- 10010 ☐
- 10001 ☐
- 10111 ☐
- 11001 ☐
- 10101 ☐



1. Hvilket formål har "3-state" logik?

2. Hvor stor strøm kan der trækkes fra en 3-state udgang, der er OFF, eksempel SN74251 ?


$I_{O(OFF)}$ =

3. Hvilket input skal SN74251 have for $Y = D3$?

4. Hvilket input skal SN74251 have for $W = D7$?




5. Tegn en 4 til 1 linie-multiplekser.





6. Tegn et diagram af 2 stk. SN74251, sammenkoblet til en 16 til 1 linie-multiplekser.





1. Hvad forstås ved statisk hazard?

2. Hvad forstås ved dynamisk hazard?

3. Hvad forstås ved " t_{PLH} "?

4. Hvad forstås ved " t_{PHL} "?

Navn: _____ Trin: _____ Dato: / 19 Godk.: _____

6. Tegn symbolet for en binær 2-bit full adder.

7. Udfyld sandhedstabellen for en full adder.

A	B	C_i	Σ	C_o

8. Skriv de booleske udtryk for Σ og C_o .

$\Sigma =$
 $C_o =$

9. Subtraher viste binære tal.

A	0	0	1	1
B	<u>-0</u>	<u>-1</u>	<u>-0</u>	<u>-1</u>

diff.
borrow

10. Tegn sandhedstabellen for subtraktion af 2 bit.

.
.
.
.
.
.
.
.
.
.

16. Skriv de booleske udtryk for Σ og b_o .

$\Sigma =$ _____
 $b_o =$ _____

17. Tegn blokdiagrammet af en 4-bit binær full adder.

Grid for drawing the 4-bit binary full adder block diagram.

18. Tegn blokdiagrammet af en 4-bit NBCD full adder.

Grid for drawing the 4-bit NBCD full adder block diagram.



19. Hvor mange forskellige binære værdier kan en addition af 2 NBCD-værdier give?

20. Hvilke af disse binære værdier skal korrigeres for at give et korrekt resultat i NBCD?

21. Adder følgende NBCD-koder og korriger om nødvendigt Σ til korrekt NBCD-kode.

a. A 0101
B 0011
C_i 1

b. A 1001
B 1001
C_i

c. A 0001
B 0111
C_i 0

d. A 1001
B 0101
C_i 0

e. A 1000
B 0110
C_i 1

f. A 0100
B 0101
C_i 1

g. A 0011
B 0111
C_i 1

h. A 1000
B 1000
C_i 0

i. A 0100
B 0101
C_i 0

j. A 0111
B 1001
C_i 1



22. Skriv det booleske udtryk for output (X) fra >9 det/0110 gen. i en 4-bit NBCD-adder

X =

23. Skriv det booleske udtryk for "carry out" (Y) fra en 4-bit NBCD-adder.


Y =

24. Reducer udtrykkene i opgave 22 og 23.

X =


Y =

25. Tegn en 4-bit NBCD-adder, tegn de to binære addere som blokfunktioner og >9 det/0110 gen. som gatekredsløb.




26. Tegn blokdiagrammet af en binær serie adder.

27. Tegn kurveformerne for C_i og Σ for en serie adder med viste input.







1. Tegn symbolet for viste kredsløb.




2. Tegn symbolet for viste kredsløb.





3. Tegn symbolet for viste kredsløb.







4. Tegn kredsløbene med OR-gates og tilføj nødvendige invertere



5. Hvilken forskel er på de to kredsløb i opgave 4, når de er tegnet med samme type gate?





6. Tegn kredsløbene med OR-gates og tilføj nødvendige invertere



7. Hvilken forskel er der på de to kredsløb i opgave 6, når de er tegnet med samme type gate?




8. Tegn kredsløbene med OR-gates og tilføj nødvendige invertere



9. Hvilken forskel er der på de to kredsløb i opgave 8, når de er tegnet med samme type gate?




10. Viste kredsløb, der er tegnet i positiv logik, skal anvendes i negativ logik.



- tegn kredsløbet i negativ logik


11. Viste kredsløb, der er tegnet i positiv logik, skal anvendes i negativ logik.




- tegn kredsløbet i negativ logik




12. Tegn og udfyld sandhedstabellen for viste FF.



13. Tegn og udfyld sandhedstabellen for viste FF.




14. Tegn og udfyld sandhedstabellen for viste FF.






15. Tegn og udfyld sandhedstabellen for viste FF.



16. Tegn kredsløbet i opgave 15 med NAND-gates.

17. Tegn signalet på Q med viste input på kredsløbet i pkt. 15.






18. Tegn symbolet for en positiv kant-trigget D-FF.

19. Tegn og udfyld sandhedstabellen for en D-FF.


20. Hvilken forskel er der mellem en CP-styret RS-FF og en D-FF?

21. Tegn signalet på Q med viste input på en niveautrigget D-latch.






22. Er viste D-FF:

Niveau trigget ☐ \uparrow trigget ☐ \downarrow trigget ☐


23. Udfyld skemaet.

Udgangsstilling		Forberedelse		Efter clock-impuls	
Q	\bar{Q}	J (S)	K (C)	Q	\bar{Q}
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0		
1	0	0	1		
1	0	1	0		
1	0	1	1		



24. Tegn og udfyld sandhedstabellen
for en JK-FF.




25. Viste JK-FF har $J = 1, K = 0$, $Q = 0$ og $\bar{Q} = 1$ før clock-impulsen, vis med $\uparrow 0, \uparrow 1, \downarrow 0$ og $\downarrow 1$, hvad der sker på for- og bagkant af clock-impulsen.



26. Tegn signalet på Q med viste input på en JK-FF uden data lock-out.



27. På viste JK-FF er $J = 1, K = 0$, $C = 0, S = 1$ og $R = 0$.




- hvilket logisk niveau har Q og \bar{Q} ?

Q =

\bar{Q} =



28. På viste JK-FF er $J = 1$, $K = 0$,
 $C = 1$ $S = 0$ og $R = 0$.




- hvilket logisk niveau har Q
og \bar{Q} ?

Q = _____

\bar{Q} = _____

29. Hvad sker i en JK-MS flip-flop
på viste tidspunkter?



1. _____

2. _____

3. _____

4. _____

30. Hvilken forskel er der på en kant-
trigget JK-MS FF og en JK-MS
med data-lockout?



31. Tegn og udfyld sandhedstabellen
for en JK-FF koblet som en T-FF.

32. Tegn en D-FF koblet som T-FF.



1. Tegn en modul 8 asynkron binær optæller.

Grid area for drawing the module 8 asynchronous binary up-counter.

2. Tegn en modul 8 asynkron binær nedtæller.

Grid area for drawing the module 8 asynchronous binary down-counter.

3. Hvor stort er propagation delay ved en asynkron modul 8 tæller med SN7493 ved et skift fra 111 → 000.



$t_{PHL} =$ _____

4. Hvor stort er propagation delay ved en asynkron modul 8 tæller med SN7493 ved et skift fra 000 → 111.

$t_{PLH} =$ _____

Navn: _____ Trin: _____ Dato: ____ / ____ 19 ____ Godk.: _____

5. Tegn impulsplan og udfyld sandhedstabellen for viste tæller.



cp	A	B
0		
1		
2		
3		
4		
5		

Hvilken vej tæller denne tæller?

Hvor meget vil en 4-bittæller kunne udlæse?

6. Hvor mange FF skal der bruges for at tælle til og med 64?

7. Hvad er den maksimale tællerfrekvens for en asynkron modul 65 fremstillet af SN7493?

$f_{maks.} =$


8. Tegn diagrammet af en asynkron modul 9 selvstandsende tæller.

Grid area for drawing the circuit diagram of a 9-state asynchronous counter.



9. Tegn diagrammet af en modul 8
op/nedtæller.

Tælleren skal tælle op med logisk
0 på styreindgangen og ned med
logisk 1 på styreindgangen.



10. Her ses sandhedstabellen for en 4-bit binær tæller.

Gør ved hjælp af tabellen den viste synkrone tæller færdig.

- brug karnaughkort

cp	A	B	C	D
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	0	0	1
9	1	0	0	1
10	0	1	0	1
11	1	1	0	1
12	0	0	1	1
13	1	0	1	1
14	0	1	1	1
15	1	1	1	1

Binær tæller ved hjælp af Karnaugh kort

Tællertype: _____

Tællerkode: _____

Tællermodul: _____

Karnaugh kode:

1 : fra 0 til 1

/ : fra 1 til 1

Φ : fra 1 til 0

0 : fra 0 til 0

- : ligegyldigt

Sandhedstabel				CP nr.
D	C	B	A	
				0
				1
				2
				3
				4
				5
				6
				7
				8
				9
				10
				11
				12
				13
				14
				15
				16

DC \ BA		D - FF			
		00	01	11	10
DC	00				
	01				
	11				
	10				

$J_D =$
 $K_D =$

DC \ BA		C - FF			
		00	01	11	10
DC	00				
	01				
	11				
	10				

$J_C =$
 $K_C =$

DC \ BA		B - FF			
		00	01	11	10
DC	00				
	01				
	11				
	10				


$J_B =$
 $K_B =$

DC \ BA		A - FF			
		00	01	11	10
DC	00				
	01				
	11				
	10				

$J_A =$
 $K_A =$

Udlæsning af boolske udtryk:

JK-FF J : 1 skal, 0 må ikke benyttes K : Φ skal, / må ikke benyttes
RS-FF R : Φ skal, 1 og / må ikke benyttes S : 1 skal, 0 og Φ må ikke benyttes
T-FF T : 1 og Φ skal benyttes og / og 0 må ikke benyttes







12. Tegn en 3-bit synkron tæller med følgende tællerforløb: 0, 1, 3, 2, 6, 7, 5, 4.

- udfyld tabellen og tegn kredsløbet

Binær tæller ved hjælp af Karnaugh kort

Tællertype: _____

Tællerkode: _____

Tællermodul: _____

Karnaugh kode:

1 : fra 0 til 1

/ : fra 1 til 1

\emptyset : fra 1 til 0

0 : fra 0 til 0

- : ligegyldigt

Sandhedstabel

D	C	B	A	CP nr.
				0
				1
				2
				3
				4
				5
				6
				7
				8
				9
				10
				11
				12
				13
				14
				15
				16

DC BA D - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_D =$

$K_D =$

DC BA C - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_C =$

$K_C =$

DC BA B - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_B =$

$K_B =$

DC BA A - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_A =$

$K_A =$

Udlæsning af boolske udtryk:

JK-FF J : 1 skal, 0 må ikke benyttes

RS-FF R : \emptyset skal, 1 og / må ikke

benyttes

T-FF T : 1 og \emptyset skal benyttes og / og 0 må ikke benyttes

K : \emptyset skal, / må ikke benyttes

S : 1 skal, 0 og \emptyset må ikke

benyttes



14. Tegn en synkron modul 12 binær selvstændsende tæller
- udfyld tabellen og tegn kredsløbet

Binær tæller ved hjælp af Karnaugh kort

Tællertype: _____

Tællerkode: _____

Tællermodule: _____

Karnaugh kode:

1 : fra 0 til 1

/ : fra 1 til 1

Φ : fra 1 til 0

0 : fra 0 til 0

- : ligegyldigt

Sandhedstabel

D	C	B	A	CP nr.
				0
				1
				2
				3
				4
				5
				6
				7
				8
				9
				10
				11
				12
				13
				14
				15
				16

DC BA D - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_D =$

$K_D =$

DC BA C - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_C =$

$K_C =$

DC BA B - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_B =$

$K_B =$

DC BA A - FF

DC \ BA	00	01	11	10
00				
01				
11				
10				

$J_A =$

$K_A =$

Udlæsning af boolske udtryk:

JK-FF J : 1 skal, 0 må ikke benyttes

RS-FF R : Φ skal, 1 og / må ikke benyttes

T-FF T : 1 og Φ skal benyttes og / og 0 må ikke benyttes

K : Φ skal, / må ikke benyttes

S : 1 skal, 0 og Φ må ikke benyttes



15. Tegn en modul 3 tæller med en SN7490 og de nødvendige gates.

16. Tegn en modul 5 tæller med en SN7490 og de nødvendige gates.

17. Hvilke fordele har en asynkron tæller i forhold til en synkron?



-
-
-
-
-
-

19. Tegn en 3-bitskifteregistertæller med EX-OR-tilbagekobling fra 2. og 3. trin til det 1. trin
- skriv sandhedstabellen, start med 111
 - tegn kredsløbet



20. En NBCD optæller i positiv logik anvendes i negativ logik, hvilken tællertype virker den som?



4. Registeret i opgave 3 kan udføre følgende funktioner:

- Serie ind- parallel ud ☐
 Parallel ind- serie ud ☐
 Serie ind- serie ud ☐
 Parallel ind- parallel ud ☐
 Skift right ☐
 Skift left ☐


5. I det viste register indlæses fra Preset A....E 11010.

Hvad er indholdet, hvis Q_E er forbundet til serial input, preset enable = 0 og clear = 1

Efter 2 clock-impulser?

Efter 4 clock-impulser?


Efter 6 clock-impulser?




6. Registeret i opgave 5 kan udføre følgende funktioner:

- Serie ind- parallel ud ☐
 Parallel ind- serie ud ☐
 Serie ind- serie ud ☐
 Parallel ind- parallel ud ☐
 Skift right ☐
 Skift left ☐

7. Hvilken registerfunktion udfører registeret i opgave 5?



8. Hvilken funktion udfører viste skifteregister ?



9. Tegn sandhedstabellen for indholdet efter reset og 1., 2.5. clock-impuls.



1. Hvad betyder forkortelsen "ROM"?

2. Hvilke egenskaber har en "ROM"?

3. Hvad betyder forkortelsen
"PROM"?

4. Hvilke egenskaber har en
"PROM"?

5. Hvad betyder forkortelsen "RAM"?

6. Hvilke egenskaber har en "RAM"?

Navn: _____ Trin: _____ Dato: _____ / _____ 19 Godk.: _____




7. Hvilken tilgang er der til en "RAM"?


Direkte ☐

Sekventiel ☐

8. Den viste "ROM" har en 2 bit-adressedekoder
- hvilke binære værdier udlæses på udgangen $X_4 \dots X_1$, på de fire adresser



$$H = U_{CC}$$





9. En SN7489 64-bit read/write memory ønskes anvendt som gray til binær konverter.

**TTL
LSI**

**TYPE SN7489
64-BIT READ/WRITE MEMORY**

BULLETIN NO. DL-S 7211386, FEBRUARY 1971—REVISED DECEMBER 1972

- For Application as a "Scratch Pad" Memory with Nondestructive Read-Out
- Fully Decoded Memory Organized as 16 Words of Four Bits Each
- Fast Access Time . . . 33 ns Typical
- Diode-Clamped, Buffered Inputs
- Open-Collector Outputs Provide Wire-AND Capability
- Typical Power Dissipation . . . 375 mW
- Compatible with Most TTL and DTL Circuits

description

This 64-bit active-element memory is a monolithic, high-speed, transistor-transistor logic (TTL) array of 64 flip-flop memory cells organized in a matrix to provide 16 words of four bits each. Each of the 16 words is addressed in straight binary with full on-chip decoding.

The buffered memory inputs consist of four address lines, four data inputs, a write enable, and a memory enable for controlling the entry and access of data. The memory has open-collector outputs which may be wire-AND connected to permit expansion up to 4704 words of N-bit length without additional output buffering. The open-collector outputs may be utilized to drive external loads directly; however, dynamic response of an output can, in most cases, be improved by using an external pull-up resistor in conjunction with a partially loaded output. Access time is typically 33 nanoseconds; power dissipation is typically 375 milliwatts.


write operation

Information present at the data inputs is written into the memory by addressing the desired word and holding both the memory enable and write enable low. Since the internal output of the data input gate is common to the input of the sense amplifier, the sense output will assume the opposite state of the information at the data inputs when the write enable is low.

read operation

The complement of the information which has been written into the memory is nondestructively read out at the four sense outputs. This is accomplished by holding the memory enable low, the write enable high, and selecting the desired address.

J OR N DUAL-IN-LINE
OR W FLAT PACKAGE (TOP VIEW)[†]



positive logic: see description


[†] Pin assignments for these circuits are the same for all packages.

FUNCTION TABLE



ME	WE	OPERATION	CONDITION OF OUTPUTS
L	L	Write	Complement of Data Inputs
L	H	Read	Complement of Selected Word
H	L	Inhibit Storage	Complement of Data Inputs
H	H	Do Nothing	High




functional block diagram



schematics of inputs and outputs



De fire sense output forbindes til hver sin pull-up modstand.




Hvad skal der indlæses på D_1 til D_4 til de seksten adresser for at få en korrekt binær kode på sense output for en given gray-kode?

D_4 D_3 D_2 D_1

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16



1. Hvad kaldes viste kredsløb?



2. Skriv udtrykket for U_o for kredsløbet i opgave 1.

$$U_o =$$

3. For kredsløbet i opgave 1 gælder:

$$U_1 = U_2 = U_3 = U_4 = 4 \text{ V},$$

$$R_1 = R_m = 1 \text{ k}\Omega, R_2 = 2 R_1,$$

$$R_3 = 4 R_1 \text{ og } R_4 = 8 R_1.$$

- hvor meget er det største U_o , når indgangen tilsluttes en NBCD-kode?
- hvilken værdi har "full scale"?

$$U_o =$$

$$F.S. =$$

4. Hvad er udgangsspændingen, hvis BCD-input = 0011.


$$U_o =$$

BCD-input = 0101.

$$U_o =$$


5. Hvorledes vil en gain-fejl, R_m for stor, ytre sig i summationskoblingen, koblet som DAC?

- indtegn U_o med gain-fejl






6. Hvorledes vil en offsetfejl ytre sig i summationskoblingen, koblet som DAC?
- indtegn U_o med offsetfejl



7. Hvad kaldes viste kredsløb?



8. Dersom kredsløbet i opgave 7 tilføres en NBCD-kode, hvor "1" = +4 V og "0" = 0 V, hvor stor er udgangsspændingen, når $R_f = 4R$?

NBCD-input = 10011111010

NBCD-input = 011000010111

$$U_o =$$

$$U_o =$$

9. En 10-bit binær DAC har "full scale" = 10 V, hvilken værdi har LSB?


$$\text{LSB} =$$

10. Hvor stor er nøjagtigheden på en 10-bit DAC under forudsætning af, at modstande og forstærker er ideelle?

The diagram shows the quantization of an analog signal. The x-axis, labeled 'Analog ind', ranges from 0 to 1. The y-axis, labeled 'Digital ud', ranges from 000 to 111. A staircase function represents the 'nominel værdi' (nominal value), which is the digital output for a given analog input. A straight line represents the 'Ideel overførsels funktion' (ideal transfer function). Vertical dashed lines indicate the 'Ideel overgangsværdi' (ideal transition value) at each step of the staircase.

Analog ind (Interval)	Digital ud (nominel værdi)
0 to 1/8	000
1/8 to 2/8	001
2/8 to 3/8	010
3/8 to 4/8	011
4/8 to 5/8	100
5/8 to 6/8	101
6/8 to 7/8	110
7/8 to 1	111

2. Hvilken sammenhæng er der mellem U_x og frekvensen på c1 i viste kredsløb?



3. Hvis U_x i opgave 2 er positiv, hvilken kurveform kan da måles i (2) ?



- hvorledes ændres tidene t_1 og t_2 , hvis U_x stiger?

- hvilket sammenhæng er der mellem U_x og t_2 ?

8. Tegn et blokdiagram af en rampe-tæller AD-konverter.

Grid area for drawing the block diagram of a ramp counter AD converter.



This image shows a single sheet of white paper with horizontal blue or grey ruling lines. The lines are evenly spaced and run across the width of the page. There are approximately 20 lines visible. The paper appears to be a standard notebook page.



1. Tegn et blokdiagram af et digital-voltmeter indeholdende en dual-slope AD-konverter?

Grid area for drawing the block diagram of a dual-slope AD converter.

2. Hvilken fordel opnås, hvis integreringsperioden af U_x er 20 ms i et dual-slope AD-konverter?

Blank lines for answer to question 2.

3. Hvad vil et dual-slope DVM vise, hvis U_x ændres i integreringsperioden?

Blank lines for answer to question 3.





2. X-Y SKRIVER

2.1 Tegn blokdiagrammet af en X-Y skriver



2.2 Hvad er et "chopper"-kredsløb ?

2.3 Hvilke fordele opnås med en chopper ?



2.4 Hvilken opgave har et "Zero circuit" i en X-Y skriver ?

2.5 Hvilken sammenhæng er der mellem polariteten af impulsspændingen til en X- eller Y-indgang og fasen af den choppede spænding i forhold til netfrekvensen ?



2.6 Dersom Q110 betragtes som en kontrakt, der styres af chop-frekvensen

- vis da strømvæjen gennem motoren med 0° og 180° mellem chop-frekvens og netfrekvens

 0°  180° 



-
-
-

-
-
-
-
-

-
- klir-% =
-
-